Implementazione su FPGA di un sistema di acquisizione real-time dei segnali elettrici operativi di convertitori trifase a matrice mediante demodulazione sigma-delta

During this thesis, the candidate explored various topics in digital design, including the VHDL language, FPGAs, design using Vivado and Vitis, and ΣΔ modulators. Initially, an UART interface implementation originally designed for an ARM architecture was corrected. Subsequently, the focus shifted to the design of a two-stage ΣΔ modulator: a sinc filter and a low-pass FIR filter. After verifying the correct behavior of the system through simulation, the previously described components were tested in the laboratory.

Durante questa tesi il candidato ha affrontato lo studio di diverse tematiche della progettazione digitale, come il linguaggio VHDL, le FPGA, la progettazione in Vivado e Vitis e i modulatori Σ ∆. É stata prima corretta l’implementazione di un’interfaccia UART inizialmente pensata per architettura ARM, per poi passare al progetto di un modulatore Σ∆ in due stadi: un sinck ed un filtro FIR passa basso. Dopo aver verificato il corretto comportamento del sistema in simulazione, sono stati testati in laboratorio i componenti precedente descritti.