



UNIVERSITÀ  
POLITECNICA  
DELLE MARCHE

FACOLTÀ DI INGEGNERIA  
CORSO DI LAUREA MAGISTRALE IN INGEGNERIA ELETTRONICA

---

# Progettazione e realizzazione di un convertitore Boost in tecnologia GaN per la scarica delle celle di batterie automotive

Design and implementation of a GaN technology Boost converter  
for automotive battery cell discharge

Candidato:  
**Simone Brescini**

Relatore:  
**Paolo Crippa**

Correlatore:  
**Matteo Fioravanti**

Anno Accademico 2023-2024

# Abstract

The thesis project, carried out at Loccioni company, focused on the simulation, realization, and experimental validation of a Boost configuration DC-DC converter that uses current hysteresis control to manage the switching of gallium nitride (GaN) transistors. The electronic board developed is part of a solution proposed by Loccioni for Northvolt, in the automotive field, aimed at completely discharging a single 4V lithium-ion cell used in electric vehicle batteries, thus ensuring the safe recycling of its materials. The thesis presents the results obtained throughout the entire process, starting from the circuit simulation phase, performed with Simulink and LT Spice software, through the PCB design in Kicad, and culminating in the testing and practical trials of the converter. Additionally, the thesis includes thermal evaluations of the circuit's power dissipation and an analysis of the effects introduced by parasitic elements that influence the board's performance.

# Sommario

Il progetto di tesi, svolto presso l'impresa Loccioni, ha riguardato la simulazione, la realizzazione e la validazione sperimentale di un convertitore DC-DC in configurazione Boost che utilizza un controllo ad isteresi di corrente per comandare la commutazione di transistor in nitruro di gallio (GaN). La scheda elettronica realizzata fa parte di una soluzione proposta da Loccioni per Northvolt, nell'ambito automotive, mirata a scaricare completamente una singola cella agli ioni di litio da 4V, utilizzata nelle batterie per veicoli elettrici, garantendo così un riciclaggio sicuro dei materiali che la compongono. Nell'elaborato vengono presentati i risultati ottenuti durante l'intero processo, partendo dalla fase di simulazione circuitale, effettuata con i software Simulink e LT Spice, passando per la progettazione del PCB in Kicad, fino ad arrivare al collaudo e alle prove pratiche del convertitore. Inoltre, la tesi include delle valutazioni termiche sulla dissipazione di potenza del circuito e un'analisi degli effetti introdotti dai parassitismi che influenzano il funzionamento della scheda.

# Indice

<b>1</b>	<b>Introduzione</b>	<b>1</b>
1.1	Lozioni . . . . .	2
<b>2</b>	<b>Sistema di scarica delle celle</b>	<b>5</b>
2.1	Presentazione della soluzione . . . . .	5
2.2	Architettura generale del sistema . . . . .	6
2.3	Impostazione dell'intero banco di scarica . . . . .	7
<b>3</b>	<b>Teoria sui convertitori</b>	<b>9</b>
3.1	Tipologie di convertitori DC-DC . . . . .	9
3.2	Convertitore DC-DC Boost . . . . .	10
3.2.1	Modalità di conduzione continua . . . . .	11
3.2.2	Confine tra conduzione continua e discontinua . . . . .	11
3.2.3	Modalità di conduzione discontinua . . . . .	13
3.2.4	Effetti degli elementi parassiti . . . . .	15
3.2.5	Ripple della tensione d'uscita . . . . .	16
<b>4</b>	<b>Transistor in GaN</b>	<b>17</b>
4.1	Sviluppo tecnologico dei transistor . . . . .	17
4.2	Vantaggi di GaN e SiC rispetto al Silicio . . . . .	18

4.2.1	Bandgap $E_g$ . . . . .	19
4.2.2	Campo elettrico critico $E_{crit}$ . . . . .	19
4.2.3	Resistenza dello stato ON ( $R_{DS(on)}$ ) . . . . .	20
4.2.4	Il gas elettronico bidimensionale (2DEG) . . . . .	21
4.3	Struttura base di un transistor in GaN . . . . .	22
4.3.1	Modalità di potenziamento a Gate incassato . . . . .	24
4.3.2	Modalità di potenziamento a Gate impiantato . . . . .	25
4.3.3	Modalità di potenziamento con Gate in pGaN . . . . .	25
4.3.4	Strutture ibride normalmente spente . . . . .	26
4.3.5	Conduzione inversa negli HEMT . . . . .	28
4.4	Realizzazione di un transistor in GaN . . . . .	29
4.4.1	Scelta del materiale del substrato . . . . .	29
4.4.2	Formazione dell'eterostruttura . . . . .	30
4.4.3	Sviluppo del Wafer . . . . .	32
4.4.4	Creazione dei contatti elettrici . . . . .	32

## **5 Progettazione e simulazione del convertitore per la scarica delle celle** **36**

5.1	Funzionamento generale del convertitore . . . . .	36
5.2	Simulazione del circuito ideale in Simulink . . . . .	38
5.2.1	Sezione di potenza (Boost) . . . . .	39
5.2.2	Controllo isteretico di corrente (Current Sense) . . . . .	40
5.2.3	Regolatore di tensione (Overvoltage Protection) . . . . .	41
5.2.4	Analisi dei risultati ottenuti . . . . .	42
5.3	Simulazione del circuito ideale in LT Spice . . . . .	45
5.3.1	Sezione di potenza (Boost) . . . . .	45

5.3.2	Controllo isteretico di corrente (Current Sense) . . . . .	46
5.3.3	Regolatore di tensione (Overvoltage Protection) . . . . .	47
5.3.4	Analisi dei risultati ottenuti . . . . .	48
5.4	Simulazione del circuito reale in Simulink . . . . .	52
5.4.1	Sezione di potenza (Boost) . . . . .	53
5.4.2	Controllo isteretico di corrente (Current Sense) . . . . .	54
5.4.3	Inserimento del tempo morto (Dead Time) . . . . .	55
5.4.4	Disabilitazione della commutazione (Disabilitation) . . . . .	56
5.4.5	Pilotaggio dei GaN HEMT (Gate Driver) . . . . .	57
5.4.6	Regolatore di tensione (Overvoltage Protection) . . . . .	57
5.4.7	Analisi dei risultati ottenuti . . . . .	59
5.5	Simulazione del circuito reale in LT Spice . . . . .	63
5.5.1	Sezione di potenza (Boost) . . . . .	63
5.5.2	Controllo isteretico di corrente (Current Sense) . . . . .	64
5.5.3	Inserimento del tempo morto (Dead Time) . . . . .	65
5.5.4	Disabilitazione della commutazione (Disabilitation) . . . . .	66
5.5.5	Pilotaggio dei GaN HEMT (Gate Driver) . . . . .	66
5.5.6	Regolatore di tensione (Overvoltage Protection) . . . . .	67
5.5.7	Analisi dei risultati ottenuti . . . . .	67
<b>6</b>	<b>Valutazioni termiche</b>	<b>72</b>
6.1	Teoria dei circuiti termici . . . . .	72
6.2	Circuito dissipativo dei transistor in GaN . . . . .	75
6.3	Circuito dissipativo dei diodi di potenza . . . . .	77
<b>7</b>	<b>Realizzazione del circuito su PCB</b>	<b>79</b>

7.1	Schema elettrico . . . . .	79
7.2	Layout del circuito . . . . .	84
<b>8</b>	<b>Test e prove della scheda</b>	<b>87</b>
8.1	Collaudo e verifiche preliminari . . . . .	87
8.2	Prove di funzionamento del convertitore . . . . .	88
8.2.1	Descrizione del banco di prova . . . . .	88
8.2.2	Prova di funzionamento a potenza ridotta . . . . .	90
8.2.3	Considerazioni sui parassiti e modifiche on-board . . . . .	96
8.2.4	Effetto dei punti di prelevamento del "Sensing" . . . . .	97
8.2.5	Prova di funzionamento standard . . . . .	99
8.2.6	Test dell'Overvoltage Protection . . . . .	102
<b>9</b>	<b>Conclusioni</b>	<b>103</b>
9.1	Sviluppi futuri . . . . .	104

# Capitolo 1

## Introduzione

Il presente lavoro di tesi è il risultato di un percorso di tirocinio svolto presso Loccioni di Angeli di Rosora (AN). L'obiettivo dello stage portato avanti all'interno dell'impresa ha riguardato la progettazione, la realizzazione e la validazione sperimentale di un convertitore DC-DC in configurazione Boost che utilizza un controllo ad isteresi di corrente per comandare la commutazione di transistor in nitruro di Gallio (GaN). La scheda elettronica progettata rappresenta una componente fondamentale della soluzione presentata da Loccioni per Northvolt. Questa soluzione prevede di scaricare completamente una singola cella di batteria a ioni di litio da 4V, utilizzata nei veicoli elettrici, assorbendo da questa una corrente costante di circa 80A e convertendo la tensione fino a un valore di circa 48V. L'elaborato ripercorre l'intero sviluppo del progetto descrivendo in dettaglio le soluzioni adottate in fase progettuale e mettendo in evidenza le varie alternative che hanno prodotto le scelte effettuate. Nel Capitolo 2 viene presentato l'intero sistema di scarica delle batterie. Nel Capitolo 3 viene descritto il funzionamento generale dei convertitori DC-DC, con focus particolare sulla configurazione Boost. Nel Capitolo 4 viene trattata la teoria dei semiconduttori in GaN e i vantaggi che offre questa tecnologia innovativa. Nel Capitolo 5 viene mostrata la fase di progettazione del convertitore con controllo isteretico di corrente mediante simulazione (Simulink e LT Spice) di prototipi di circuito sia ideali che reali. Nel Capitolo 6 vengono effettuate le valutazioni termiche necessarie a predisporre o meno l'uso di dissipatori correttamente dimensionati. Nel Capitolo 7 viene realizzato il layout in Kicad che porta alla creazione del PCB del convertitore. Nel Capitolo 8 vengono svolte le prove e i test per validare il funzionamento della scheda prodotta. Infine, nel Capitolo 9 vengono riportate le conclusioni dell'intero lavoro e il successivo sviluppo del progetto, attualmente in corso in Loccioni.

## 1.1 Loccioni

In Loccioni, i passaggi che portano alla realizzazione di un progetto sul mercato partono da un bisogno. Il centro dell'interesse dell'impresa riguarda la cura delle persone e del pianeta. A partire da questi principi fondamentali possono essere identificati 4 valori essenziali: il benessere, l'energia, la mobilità e l'ambiente. Gli ambiti che portano alla realizzazione di un progetto nascono proprio da questi bisogni. Impegnarsi verso questi obiettivi significa immaginare un mondo che consuma meno e meglio. Per cui lo scopo perseguito dall'impresa è quello di lavorare per aumentare la qualità, la sicurezza e ridurre i costi dei beni e dei servizi prodotti dai clienti. Questi punti cardine vengono riassunti all'interno del Polaris, una rappresentazione grafica della missione dell'impresa. Questa mappa, mostrata in Figura 1.1, definisce la continua ricerca del metodo che permette ad un gruppo, capace di anticipare le evoluzioni tecnologiche e di mercato con un'organizzazione flessibile e orientata al progetto, di muoversi verso visioni sempre nuove ma legate da traguardi comuni. Al centro della mappa sono presenti le matrici, ovvero le cose che non cambiano, mentre alla periferia vengono raffigurati i progetti, che evolvono alla velocità del mercato. La mappa permette di individuare la posizione relativa di ogni progetto rispetto all'obiettivo da raggiungere, e quindi di spiegare cosa viene fatto, ma soprattutto perché. Ad esempio, per quanto riguarda la parte della mobilità, uno degli interessi principali portati avanti in Loccioni è il mercato dell'auto. All'interno di appositi laboratori, vengono sviluppati test per R&D, banchi di test per End of Line (EOL) e servizi di test. Ogni componente presente nella linea di produzione di una automobile necessita di prove per garantire l'affidabilità e il corretto funzionamento delle singole unità. La precisione con cui vengono fabbricati i componenti delle automobili incide molto sulle prestazioni delle vetture e sulle loro emissioni. Le più recenti normative europee sanciscono dei limiti sulle quantità di emissioni che possono essere rilasciate per media di auto vendute. I principali prodotti inquinanti sono  $CO_2$ ,  $NO_x$  e particolato. Le normative che impongono un limite sulle emissioni hanno dunque portato vantaggio ai produttori di veicoli elettrici. Infatti, le auto alimentate a batteria, avendo un impatto ambientale praticamente nullo, contribuiscono ad abbassare notevolmente la media totale delle emissioni calcolata sul lotto complessivo di macchine fabbricate. Per questo motivo, pur partendo inizialmente da test su carburatori ed iniettori, l'impresa ha inevitabilmente diretto la sua attenzione sull'elettrificazione. Le prestazioni dei veicoli e la legislazione risultano i principali fattori positivi di questo mercato e compensano il rallentamento dell'evoluzione della tecnologia, dovuto invece al costo eccessivo delle batterie, alla loro autonomia e alla scarsa presenza di infrastrutture di carica. Tuttavia, le

stime e le proiezioni prevedono che le vetture elettriche e ibride conquisteranno il mercato delle autovetture entro qualche decina di anni. Di seguito vengono elencati alcuni progetti di banchi di test sviluppati in Loccioni:

- **Battery Simulator:** Il Battery Simulator ha lo scopo di simulare una batteria, assorbendo corrente dalla linea elettrica. A valle della rete è presente un trasformatore isolatore seguito da un AFE (Active Front End), che produce una tensione in DC fissa e permette di rigenerare energia verso la linea elettrica rispettando le normative di Power Quality e il fattore THD che indica la purezza delle armoniche. Volendo simulare batterie che forniscono diverse tensioni, all'AFE segue un convertitore DC-DC che varia la tensione in maniera programmabile. Questo simulatore di batterie si interfaccia poi con altri banchi, come ad esempio l'emulatore di motore o l'inverter Loccioni.
- **Emulatore di motore:** L'Emulatore di motore è costituito da un inverter che ha lo scopo di simulare le tensioni e le correnti richieste da un motore. Questo può essere necessario per testare un inverter reale che viene connesso ad una alimentazione in DC, fornita ad esempio da un Battery Simulator. L'emulatore stesso ha poi la necessità di rigettare in rete la corrente assorbita dall'inverter. La corrente erogata dall'inverter da testare è funzione della coppia del motore che deve alimentare. La tensione assorbita dell'emulatore invece, dipende dalla corrente, dal modello del motore e dalle condizioni al contorno che si vogliono simulare. Tutti questi parametri sono programmabili in modo da poter simulare diversi motori.
- **Dyno:** Il Dyno è un motore che ha lo scopo di generare una coppia frenante per testare altri motori collegati ad esso come DUT (Device Under Test).
- **Inverter Loccioni:** L'inverter Loccioni nasce dalla necessità di alimentare il motore Dyno. E' stato scelto di produrre internamente questo inverter, in tecnologia SiC, per non dipendere esclusivamente da un singolo fornitore che possedeva l'unica versione commerciale, in tecnologia IGBT, adatta al Dyno. La scelta della tecnologia SiC ha permesso di raggiungere frequenze di commutazione fino a 20-30 kHz.
- **Kairos:** Il progetto Kairos consente di misurare valori di rumore, vibrazione e Harshness tramite un sistema che usa accelerometri e microfoni.
- **Stator test:** Lo Stator test permette di verificare l'isolamento dello statore di un motore elettrico. Fornendo tensione tra le fasi che scorrono su statore e carcassa e misurando con un amperometro la corrente che scorre tra i due, si può verificare l'eventuale presenza di perdite che può

## Capitolo 1 Introduzione

risultare pericolosa per il funzionamento del motore e per gli operatori esterni che entrano in contatto con esso. Un altro test viene effettuato poi per convalidare l'efficacia dell'isolante che separa le fasi tra loro e la carcassa. Un problema frequente è infatti quello della formazione di vuoti nell'isolante. Questi sono prodotti da scariche che riscaldano localmente l'isolante creando spazi di vuoto che, a lungo termine, possono creare cortocircuiti. Per il test viene imposta una tensione costituita da un treno di impulsi a frequenza molto alta. Il processo di formazione di scariche segue un andamento a isteresi. Si misura quindi il Partial Discharge Injection Voltage, ovvero la tensione a cui queste scariche avvengono, e il Partial Discharge Extinction Voltage, la tensione a cui bisogna scendere per fermare il processo. La formazione di queste scariche viene misurata valutando la differenza delle grandezze nei conduttori o tramite antenne che misurano le emissioni radiate.




Figura 1.1: Polaris

# Capitolo 2

## Sistema di scarica delle celle

### 2.1 Presentazione della soluzione

Il progetto di un sistema per la scarica completa delle celle automotive, nasce come soluzione Loccioni per Northvolt, leader mondiale nella produzione e nello sviluppo di batterie. L'intento di Northvolt è quello di poter riuscire a disassemblare senza rischi i materiali di tutte quelle celle che, dopo innumerevoli cicli di ricarica, arrivano a fine vita, in modo tale da smaltirne i componenti o recuperarli per successivi riutilizzi. Il problema principale nel processo di recupero, però, sta nella difficoltà di portare l'energia contenuta all'interno della cella precisamente a zero, prima di poterle applicare il cortocircuito che la disattiva definitivamente. Anche se la cella presenta bassi livelli di tensione, infatti, essa potrebbe ancora contenere valori elevati di corrente. Al momento del cortocircuito, questa corrente residua potrebbe causare incendi o esplosioni improvvise, impedendo un riciclaggio sicuro delle celle. Per superare questo inconveniente, Loccioni propone dunque un sistema capace di eliminare completamente l'energia contenuta nella cella, riducendo gradualmente la tensione e prelevando costantemente la corrente, fino ad azzerare del tutto queste due grandezze. Ciò consente di eseguire il cortocircuito finale in maniera del tutto affidabile, senza rischi o danneggiamenti significativi della cella, garantendo così un processo di disassemblaggio efficiente e privo di pericoli.

## 2.2 Architettura generale del sistema

Il sistema complessivo per la scarica delle singole celle è rappresentato in Figura 2.1.




Figura 2.1: Sistema di scarica delle batterie

L'architettura generale riportata nello schema è composta da 26 elementi di scarica, ognuno contenente:

- una cella di batteria di tensione qualsiasi (massimo 4.2V)
- un convertitore DC-DC Boost per aumentare la tensione della cella fino a circa 48V e prelevare una corrente costante di 80A
- un sistema di misura della corrente e della tensione della cella
- un microcontrollore (comandato da un Master esterno) per monitorare i profili di tensione e corrente durante la scarica

Ciascun elemento di scarica è indipendente l'uno dall'altro e invia la corrente assorbita dalla cella ad un bus DC comune. Questo bus DC può essere poi collegato ad un resistore passivo ventilato (come mostrato nell'immagine), installato

localmente o in remoto, per dissipare in calore tutta la potenza prelevata dai moduli. In realtà, un possibile adattamento del sistema, prevede un riutilizzo dell'energia prelevata dalle celle, che verrebbe immagazzinata e recuperata al posto di essere dissipata inutilmente in calore. Per quanto riguarda il cortocircuito che disattiva definitivamente la cella, esso viene effettuato dagli stessi transistor del convertitore DC-DC che rimangono attivi al completamento della scarica. Il Master, invece, comunica in remoto con l'unità di controllo tramite connessione Ethernet e riceve da essa tutte le informazioni sul l'andamento delle tensioni e delle correnti.

## **2.3 Impostazione dell'intero banco di scarica**

Tutti gli elementi di scarica vengono infine allocati in appositi contenitori, detti "Rack", che dispongono di levette di bloccaggio per ottenere un serraggio perfetto tra la scheda e i contatti delle celle (Figura 2.2). Il peso stimato di ciascun "Rack" è di circa 25/30 kg. Tali contenitori vengono poi inseriti all'interno di due apposite strutture in grado di contenerne nove ciascuno (Figura 2.3). Le due strutture sono infine posizionate all'interno di un enorme container nel quale avvengono insieme tutte le operazioni di scarica (Figura 2.4). Per sicurezza, nel container, vengono aggiunti:

- un sistema di ventilazione
- alcuni sensori termici
- un sistema di rilevamento del fumo e del gas
- un sistema di soppressione degli incendi
- un pulsante di arresto per le emergenze

Per seguire direttamente ciascuna fase di scarica viene poi installato, davanti al quadro di controllo, un HMI touch screen. Infine, un insieme di luci a LED colorate indicano lo stato del processo:

- Verde: scarica pronta
- Arancione: scarica completata
- Giallo: Avviso: problema con le connessioni dei Rack
- Rosso: allarme dovuto all'apertura delle porte del contenitore o al rilevamento di un qualsiasi altro pericolo




Figura 2.2: Unità di scarica fissata all'interno del Rack




Figura 2.3: Caricamento delle strutture di scarica



Figura 2.4: Container

# Capitolo 3

## Teoria sui convertitori

### 3.1 Tipologie di convertitori DC-DC

In generale, i convertitori DC-DC a commutazione (switching) vengono impiegati per trasformare la tensione continua d'ingresso non regolata in una tensione continua d'uscita regolata al livello desiderato. Applicazioni tipiche di tali convertitori includono gli alimentatori stabilizzati e gli azionamenti per motori elettrici a corrente continua. Essi possono essere usati spesso in abbinamento con un trasformatore d'isolamento, anche se questo non viene impiegato quasi mai negli azionamenti. Considerando solamente i convertitori non isolati (dato che l'isolamento elettrico è una modifica ulteriore), si possono distinguere principalmente 5 tipi di convertitori DC-DC:

- Convertitore Buck: genera una tensione media in uscita minore di quella di ingresso ( $V_o < V_d$ )
- Convertitore Boost: genera una tensione media in uscita maggiore di quella di ingresso ( $V_o > V_d$ )
- Convertitore Buck-Boost: genera una tensione media in uscita che può essere sia minore che maggiore di quella di ingresso ( $V_o < V_d$  o  $V_o > V_d$ )
- Convertitore Cùk: genera una tensione media in uscita che può essere sia minore che maggiore di quella di ingresso ( $V_o < V_d$  o  $V_o > V_d$ ) ed elimina il ripple presente nell'andamento delle correnti di ingresso e di uscita
- Convertitore a ponte: genera una tensione media in uscita tra  $-V_d$  e  $V_d$

Tra questi, il Buck e il Boost sono le topologie di riferimento. Il Buck-Boost e il Cùk sono invece una combinazione delle topologie precedenti, mentre il convertitore a ponte deriva dal Buck. In questo capitolo, verrà analizzata nel dettaglio solamente la configurazione Boost in regime permanente. [1]

### 3.2 Convertitore DC-DC Boost

Un convertitore Boost (anche detto "elevatore" o "step-up"), è un convertitore DC-DC che consente di ottenere una tensione di uscita maggiore di quella di ingresso. Il circuito elementare di un DC-DC Boost contiene almeno due commutatori a semiconduttore (un diodo e un transistor oppure due transistor) e almeno un elemento accumulatore di energia (solitamente un induttore). Un esempio di convertitore DC-DC Boost è rappresentato in Figura 3.1. In questo schema ideale viene utilizzato un interruttore unidirezionale al posto di un transistor reale, in modo da semplificare il funzionamento del circuito. Si fa poi l'ipotesi che la sorgente della tensione continua d'ingresso, che può essere ad esempio una batteria, abbia una impedenza interna nulla. Inoltre, vengono trascurate le perdite negli elementi induttivi e capacitivi. Nello stadio d'uscita del convertitore, un piccolo filtro (realizzato con un condensatore) è trattato poi come parte integrante del convertitore DC-DC. Si suppone infine che l'uscita alimenti un carico che può essere rappresentato con una resistenza equivalente. Dalla Figura 3.1 si può dedurre che quando l'interruttore è chiuso (durante l'intervallo  $t_{on}$ ), il diodo è polarizzato inversamente, la sezione d'uscita è isolata e l'ingresso fornisce energia all'induttore, mentre quando l'interruttore è aperto (durante l'intervallo  $t_{off}$ ), la sezione d'uscita riceve energia sia dall'induttore, che dall'ingresso. Nell'analisi in regime permanente qui presentata, il condensatore ha una capacità così elevata da assicurare che la tensione di uscita sia costante:  $v_o(t) \simeq V_o$ .




Figura 3.1: Convertitore DC-DC Boost

### 3.2.1 Modalità di conduzione continua

La Figura 3.2 mostra le forme d'onda in regime permanente per questa modalità di conduzione, nella quale la corrente nell'induttore scorre senza discontinuità ( $i_L(t) > 0$ ). Dato che in regime permanente l'integrale della tensione dell'induttore in un periodo deve essere uguale a zero, si ha:

$$\int_0^{T_s} v_L(t)dt = \int_0^{t_{on}} v_L(t)dt + \int_{t_{on}}^{T_s} v_L(t)dt \quad (3.1)$$

Quindi, considerando che  $t_{off} = T_s - t_{on}$ :

$$V_d t_{on} + (V_d - V_o) t_{off} = 0 \quad (3.2)$$

Dividendo poi entrambi i membri per  $T_s$  e riordinando i termini si ottiene:

$$\frac{V_o}{V_d} = \frac{T_s}{t_{off}} = \frac{1}{1 - D} \quad (3.3)$$

Il Duty Cycle  $D$  è definito come:

$$D = \frac{t_{on}}{T_s} \quad (3.4)$$

Supponendo il circuito privo di perdite, si ha  $P_d = P_o$ , per cui:

$$V_d I_d = V_o I_o \quad (3.5)$$

$$\frac{I_o}{I_d} = (1 - D) \quad (3.6)$$

### 3.2.2 Confine tra conduzione continua e discontinua

La Figura 3.3a mostra le forme d'onda al limite della conduzione continua. Per definizione, in questa modalità la corrente  $i_L$  diventa uguale a zero alla fine dell'intervallo di apertura. Il valore medio della corrente nell'induttore in questa situazione di confine è:

$$I_{LB} = \frac{1}{2} i_{L,picco} = \frac{1}{2} \frac{V_d}{L} t_{on} = \frac{T_s V_o}{2L} D(1 - D) \quad (3.7)$$

Ricordando che in un convertitore elevatore la corrente nell'induttore e quella di ingresso sono uguali ( $i_d = i_L$ ), e usando le Eq. 3.6 e 3.7 si trova che il valore




Figura 3.2: Modalità di conduzione continua: interruttore chiuso ed interruttore aperto

medio della corrente d'uscita al confine della conduzione continua è:

$$I_{oB} = \frac{T_s V_o}{2L} D(1 - D)^2 \quad (3.8)$$

Di solito le applicazioni nelle quali è usato un convertitore elevatore richiedono che  $V_o$  sia tenuta costante. Quindi, con  $V_o$  costante, la variazione del duty cycle implica la variazione della tensione di ingresso. La Figura 3.3b mostra che  $I_{LB}$  raggiunge il valore massimo quando  $D = 0.5$ . Si ha:

$$I_{LB,max} = \frac{T_s V_o}{8L} \quad (3.9)$$

Inoltre,  $I_{oB}$  ha il suo massimo quando  $D = 1/3 = 0.333$ :

$$I_{oB,max} = \frac{2}{27} \frac{T_s V_o}{L} = 0.074 \frac{T_s V_o}{L} \quad (3.10)$$

Con riferimento ai loro valori massimi,  $I_{LB}$  e  $I_{oB}$  possono essere espresse come:

$$I_{LB} = 4D(1 - D)I_{LB,max} \quad (3.11)$$

$$I_{oB} = \frac{27}{4} D(1 - D)^2 I_{oB,max} \quad (3.12)$$

La Figura 3.3b mostra che per un dato  $D$ , con  $V_o$  costante, se la corrente media nel carico scende sotto  $I_{oB}$  (e, perciò, quella nell'induttore sotto  $I_{LB}$ ) la conduzione della corrente diventa discontinua.




Figura 3.3: Convertitore DC-DC Boost al confine della conduzione continua-discontinua

### 3.2.3 Modalità di conduzione discontinua

Per comprendere la modalità di conduzione discontinua della corrente, si supponga che per una diminuzione della potenza d'uscita  $V_d$  e  $D$  rimangano costanti (sebbene, in pratica,  $D$  dovrebbe variare per tenere  $V_o$  costante). La Figura 3.4 confronta le forme d'onda al confine della conduzione continua e discontinua, nell'ipotesi che  $V_d$  e  $D$  siano costanti. Nella Figura 3.4b, la conduzione discontinua della corrente avviene in conseguenza di una diminuzione di  $P_o$  ( $= P_d$ ) e, quindi, di un più basso valore di  $I_L$  ( $= I_d$ ), poiché  $V_d$  è costante. Poiché nella Figura 3.4  $i_{L,picco}$  è la stessa per entrambe le modalità, un valore più basso di  $I_L$  (e, quindi, una  $i_L$  discontinua) è possibile solo se  $V_o$  cresce nella Figura 3.4b. Se si uguaglia a zero l'integrale della tensione dell'induttore esteso a un periodo si ha:

$$V_d D T_s + (V_d - V_o) \Delta_1 T_s = 0$$

$$\frac{V_o}{V_d} = \frac{\Delta_1 + D}{\Delta_1} \quad (3.13)$$

$$\frac{I_o}{I_d} = \frac{\Delta_1}{\Delta_1 + D} \quad (\text{poiché } P_d = P_o) \quad (3.14)$$

Dalla Figura 3.4b il valore medio della corrente d'ingresso, che è anche uguale a quello dell'induttore, è:

$$I_d = \frac{V_d}{2L} DT_s (D + \Delta_1) \quad (3.15)$$

Usando l'Eq. 3.14 in quella precedente si ottiene:

$$I_o = \left( \frac{T_s V_d}{2L} \right) D \Delta_1 \quad (3.16)$$

In pratica, poichè  $V_o$  è tenuto costante e  $D$  varia in risposta alle variazioni di  $V_d$ , è molto più utile ottenere il duty cycle  $D$  richiesto in funzione della corrente nel carico per differenti valori di  $V_o/V_d$ . Usando le Eq. 3.10, 3.13 e 3.16 si ottiene:

$$D = \sqrt{\frac{4}{27} \frac{V_o}{V_d} \left( \frac{V_o}{V_d} - 1 \right) \frac{I_o}{I_{oB,max}}} \quad (3.17)$$

Nel grafico della Figura 3.5,  $D$  è rappresentato in funzione di  $I_o/I_{oB,max}$  per differenti valori di  $V_d/V_o$ . Il confine fra la conduzione continua e quella discontinua è indicato dalla curva tratteggiata. Nella modalità discontinua, se  $V_o$  non è controllata durante ogni periodo di commutazione, almeno la seguente energia:

$$\frac{L}{2} i_{L,picco}^2 = \frac{(V_d D T_s)^2}{2L} \quad [Ws] \quad (3.18)$$

Viene trasferita dall'ingresso al condensatore in uscita e al carico. Se il carico non è in grado di assorbire questa energia, la tensione  $V_o$  ai capi del condensatore cresce fino a quando si stabilisce una situazione di equilibrio energetico. Se il carico diventa molto basso, l'incremento di  $V_o$  può causare la rottura del condensatore o generare una pericolosa tensione elevata.




Figura 3.4: Forme d'onda in un convertitore DC-DC Boost: al confine della conduzione continua-discontinua e in conduzione discontinua




Figura 3.5: Caratteristiche di un convertitore Boost tenendo  $V_o$  costante

### 3.2.4 Effetti degli elementi parassiti

In un convertitore elevatore gli elementi parassiti sono dovuti alle perdite associate all'induttore, al condensatore, all'interruttore e al diodo. La Figura 3.6 mostra in modo qualitativo l'effetto di questi elementi parassiti sul rapporto di trasformazione della tensione. Diversamente dalla caratteristica ideale, nella realtà,  $V_o/V_d$  decade quando il duty cycle si avvicina, le curve in questo intervallo sono tratteggiate. Questi elementi parassiti sono stati ignorati nell'analisi semplificata qui presentata: tuttavia, per proteggere questi convertitori, tali elementi possono essere inseriti nei programmi di simulazione del circuito su computer.




Figura 3.6: Effetti degli elementi parassiti sul rapporto di conversione delle tensioni

### 3.2.5 Ripple della tensione d'uscita

Il valore picco-picco del ripple della tensione d'uscita può essere calcolato considerando le forme d'onda mostrate nella Figura 3.7 per una modalità di funzionamento continuo. Supponendo che tutto il ripple della corrente del diodo  $i_D$  circoli nel condensatore e che il valore medio di  $i_D$  circoli nel carico resistivo, l'area tratteggiata della Figura 3.7 rappresenta la carica  $\Delta Q$ . Quindi il valore picco-picco del ripple di tensione, supponendo una corrente di uscita  $I_o$  costante, è dato da:

$$\Delta V_o = \frac{\Delta Q}{C} = \frac{I_o D T_s}{C} = \frac{V_o D T_s}{R C} \quad (3.19)$$

$$\frac{\Delta V_o}{V_o} = \frac{D T_s}{R C} = D \frac{T_s}{\tau} \quad (3.20)$$

Dove  $\tau = RC$  è la costante di tempo.




Figura 3.7: Ripple della tensione d'uscita in un convertitore Boost

# Capitolo 4

## Transistor in GaN

### 4.1 Sviluppo tecnologico dei transistor

Per oltre quattro decenni, grazie ai progressivi sviluppi della tecnologia dei comuni transistor ad effetto di campo (MOSFET) si è ottenuta una gestione sempre più efficiente ed economica dell'energia presente all'interno dei circuiti elettronici di potenza. Nel nuovo millennio, però, il tasso di miglioramento è rallentato poiché il MOSFET di potenza al Silicio si sta avvicinando asintoticamente ai suoi limiti teorici. I MOSFET di potenza sono apparsi per la prima volta nel 1976 come alternative ai transistor a giunzione bipolare (BJT). Questi dispositivi erano più veloci, più robusti e avevano un guadagno di corrente maggiore rispetto ai BJT. Questo ha comportato la nascita di una nuova realtà commerciale. Da allora, diversi produttori hanno sviluppato molte generazioni di MOSFET di potenza. I limiti di funzionamento sono stati stabiliti e successivamente superati ogni anno per oltre 40 anni. Attualmente, la tecnologia sta ancora progredendo e, ad esempio, dispositivi come gli IGBT e i MOSFET a supergiunzione, hanno già raggiunto miglioramenti di conducibilità che superano di gran lunga quelli ottenuti con un semplice MOSFET. Le future innovazioni avranno perciò il potenziale di perdurare nel tempo e di trarre vantaggio dall'impiego della struttura a basso costo del MOSFET di potenza, così come dall'esperienza consolidata di una base di progettisti che, di volta in volta, ha imparato ad ottimizzare le prestazioni dei circuiti e dei sistemi di conversione energetica. Tuttavia, negli ultimi anni si è verificata una svolta significativa nel campo dello sviluppo tecnologico dei transistor, grazie all'introduzione di nuovi semiconduttori ad elevato bandgap come il SiC e il GaN. Si ipotizza infatti che con questi materiali sarà possibile realizzare dispositivi in grado di dominare il prossimo ciclo di mercato dell'elettronica di potenza [2].

## 4.2 Vantaggi di GaN e SiC rispetto al Silicio

Il Silicio è stato un materiale dominante per la gestione dell'energia fin dai tardi anni '50. I vantaggi che il Silicio aveva rispetto ai semiconduttori precedenti, come il Germanio o il Selenio, potevano essere espressi in quattro categorie chiave:

- Il Silicio ha reso possibili nuove applicazioni non possibili con materiali precedenti.
- Il Silicio si è dimostrato più affidabile.
- Il Silicio era più facile da utilizzare in molti modi.
- I dispositivi al Silicio costavano meno.

Tutti questi vantaggi derivavano dalle proprietà fisiche di base del Silicio combinate con un enorme investimento nell'infrastruttura di produzione e nell'ingegneria. Alcune di queste proprietà di base vengono confrontate con quelle di altri nuovi materiali nella Tabella 1.1. Questa, identifica cinque proprietà elettriche chiave di tre materiali semiconduttori che competono per il mercato della gestione energetica. Un modo per tradurre questi parametri cristallini di base in un confronto delle prestazioni dei dispositivi è calcolare le migliori prestazioni teoriche ottenibili per ciascuno dei tre candidati. Per i dispositivi di potenza, ci sono molte caratteristiche importanti nei vari sistemi di conversione di potenza disponibili oggi. Cinque delle più importanti sono: efficienza di conduzione (resistenza dello stato ON), tensione di rottura (breakdown), dimensioni, efficienza di commutazione e costo. Nella prossima sezione, saranno esaminate le prime quattro caratteristiche dei materiali presentati nella Tabella 1.1, portando alla conclusione che sia il SiC che il GaN sono capaci di produrre transistor di dimensioni inferiori, con una resistenza dello stato ON superiore e una tensione di rottura più alta rispetto a quelli realizzati in Silicio.

Parameters		Silicon	GaN	SiC
Band Gap $E_g$	eV	1.12	3.39	3.26
Critical Field $E_{crit}$	MV/cm	0.23	3.3	2.2
Electron Mobility $\mu_n$	cm <sup>2</sup> /V•s	1400	1500	950
Permittivity $\epsilon_r$		11.8	9	9.7
Thermal Conductivity $\lambda$	W/cm•K	1.5	1.3	3.8

Figura 4.1: Proprietà dei semiconduttori in Silicio (Si), nitruro di Gallio (GaN) e carburo di Silicio (SiC).

### 4.2.1 Bandgap $E_g$

La banda proibita  $E_g$  di un semiconduttore (bandgap) è correlata alla forza dei legami chimici degli atomi della struttura cristallina, necessaria a far passare un elettrone dalla banda di valenza alla banda di conduzione. Se questi legami sono molto forti significa che è più difficile per un elettrone saltare da un sito all'altro. Sia per i semiconduttori in SiC che per quelli in GaN, il valore di  $E_g$  è approssimativamente 3 volte più grande rispetto a quello del Silicio (circa 1,1 eV). Per questo tali materiali sono etichettati come "ad elevato bandgap" (WBG: Wide Band Gap). Ciò comporta correnti di perdita intrinseche più basse. Inoltre, maggiore è il bandgap e più alta è la temperatura a cui il dispositivo può funzionare prima che le proprietà semiconduttive del materiale si degradino.

### 4.2.2 Campo elettrico critico $E_{crit}$

I forti legami chimici che causano una banda proibita più ampia comportano anche un campo elettrico critico  $E_{crit}$  più elevato, aumentando di fatto il valore dopo cui avviene la ionizzazione da impatto che porta a far scorrere un flusso di elettroni in modo largamente incontrollato (rottura a valanga). La tensione a cui un dispositivo si danneggia può essere approssimata con la formula:

$$V_{BR} = \frac{1}{2} w_{drift} \cdot E_{crit} \quad (4.1)$$

La tensione di rottura di un dispositivo ( $V_{BR}$ ) è quindi proporzionale alla larghezza della regione di drift ( $w_{drift}$ ). Nel caso di SiC e GaN, per uno stesso valore della tensione di rottura, la regione di drift può essere 10 volte più piccola rispetto a quella del Silicio. Per sostenere questo campo elettrico, la regione di drift deve essere svuotata nel punto in cui il dispositivo raggiunge il campo critico. Questo permette di ottenere un enorme vantaggio nei dispositivi con campi critici elevati. Il numero di elettroni tra due terminali (supponendo il semiconduttore di tipo N) può essere calcolato usando l'equazione di Poisson:

$$q \cdot N_D = \epsilon_0 \cdot \epsilon_r \cdot E_{crit} / w_{drift} \quad (4.2)$$

In questa equazione,  $q$  è la carica dell'elettrone ( $1.6 \cdot 10^{-19}C$ ),  $N_D$  è il numero totale di elettroni nel volume,  $\epsilon_0$  è la permeabilità del vuoto misurata in Farad su metro ( $8.854 \cdot 10^{-12} F/m$ ), e  $\epsilon_r$  è la permeabilità relativa del cristallo rispetto al vuoto. Nella sua forma più semplice, in DC, la permeabilità è la costante dielettrica del cristallo. Dalle Eq. 4.1 e 4.2, si può notare che se il campo critico

del cristallo è 10 volte più alto, i terminali elettrici, Source e Drain, possono essere posti 10 volte più vicini. Pertanto, il numero di elettroni,  $N_D$ , nella regione di drift può essere 100 volte maggiore, con solo un decimo della distanza da percorrere. Questo consente di poter realizzare transistor aventi dimensioni mille volte più piccole dei comuni dispositivi al Silicio.

### 4.2.3 Resistenza dello stato ON ( $R_{DS(on)}$ )

La resistenza  $R_{DS(on)}$  teorica di un millimetro quadrato di dispositivo a portatori maggioritari (misurata in  $\Omega \cdot \text{mm}^2$ ), quando questo è acceso (stato ON), è quindi:

$$R_{DS(on)} = w_{drift}/q \cdot \mu_n \cdot N_D \quad (4.3)$$

Dove  $\mu_n$  è la mobilità degli elettroni. Combinando le Eq. 4.1 e 4.3 si ottiene la seguente relazione tra la tensione di rottura e la resistenza dello stato ON:

$$R_{DS(on)} = 4 \cdot V_{BR}^2 / \epsilon_0 \cdot \epsilon_r \cdot \mu_r \cdot E_{crit}^3 \quad (4.4)$$

L'andamento di questa equazione, al variare di  $V_{BR}$ , viene rappresentato graficamente in Figura 4.2, per Si, SiC e GaN ideali. I semiconduttori reali non sono strutture ideali e, pertanto, è sempre una sfida raggiungere il limite teorico raffigurato.




Figura 4.2: Andamento della resistenza teorica  $R_{DS(on)}$  al variare di  $V_{BR}$  per un millimetro quadrato di dispositivo a portatori maggioritari basato su Si, SiC o GaN.

#### 4.2.4 Il gas elettronico bidimensionale (2DEG)

La struttura naturale del GaN cristallino, una struttura esagonale chiamata "Wurtzite", è mostrata nella Figura 4.3a, mentre la struttura 4H-SiC è mostrata nella Figura 4.3b. Dato che entrambe le strutture sono molto stabili chimicamente, esse risultano meccanicamente robuste e possono resistere ad alte temperature senza decomporsi. La struttura cristallina "Wurtzite" conferisce al GaN proprietà piezoelettriche che portano alla sua capacità di ottenere una conduttività molto elevata rispetto al Silicio o al SiC. La piezoelettricità nel GaN è principalmente causata dallo spostamento di elementi carichi nella struttura cristallina. Se il reticolo viene sollecitato meccanicamente, la deformazione causerà uno spostamento minimo degli atomi, i quali genereranno un campo elettrico: maggiore è la sollecitazione, maggiore è il campo elettrico. Applicando uno strato sottile di AlGaN sopra al cristallo di GaN, si crea una sollecitazione all'interfaccia che induce un 2DEG compensativo, come mostrato schematicamente nella Figura 4.4. Il 2DEG viene utilizzato per condurre gli elettroni quando viene applicato un campo elettrico attraverso di esso, come mostrato nella Figura 4.5. Questo 2DEG è altamente conduttivo, principalmente per il confinamento degli elettroni in una regione molto piccola all'interfaccia. Tale confinamento aumenta la mobilità degli elettroni da circa  $1000 \text{ cm}^2/\text{V}\cdot\text{s}$  nel GaN non sottoposto a tensione a  $1500\text{-}2000 \text{ cm}^2/\text{V}\cdot\text{s}$  nella regione 2DEG. L'alta concentrazione di elettroni con una mobilità molto elevata è alla base dell'HEMT (High Electron Mobility Transistor).




Figura 4.3: Strutture cristalline del "Wurtzite" GaN e del 4H-SiC.




Figura 4.4: Sezione trasversale semplificata di un'eterostruttura GaN/AlGaN che mostra la formazione di un 2DEG dovuto alla polarizzazione indotta dalla tensione all'interfaccia tra i due materiali.




Figura 4.5: Applicando una tensione al 2DEG, viene indotta una corrente elettrica nel cristallo.

### 4.3 Struttura base di un transistor in GaN

La struttura base del transistor GaN in modalità di svuotamento (d-mode) è mostrata nella Figura 4.6. Come per qualsiasi FET di potenza, ci sono elettrodi di Gate, Source e Drain. Gli elettrodi di Source e Drain penetrano attraverso lo strato superiore di AlGaN per formare un contatto ohmico con il 2DEG sottostante. Ciò crea un corto circuito tra i due terminali, a meno che la zona carica di elettroni del 2DEG non sia svuotata in modo tale da consentire al cristallo di GaN semi-isolante di bloccare il flusso di corrente. Per svuotare il 2DEG, viene posizionato un elettrodo di Gate sopra lo strato di AlGaN. Quando viene applicata una tensione negativa tra gli elettrodi di Drain/Source e il Gate, gli elettroni nel 2DEG vengono svuotati dal dispositivo. Questo tipo di transistor è chiamato HEMT in modalità di svuotamento, o HEMT d-mode. Esistono due modi comuni per produrre un dispositivo HEMT in modalità di svuotamento. I transistor iniziali introdotti nel 2004 avevano un elettrodo di Gate Schottky che veniva creato depositando uno strato metallico direttamente sopra l'AlGaN. La barriera Schottky veniva formata utilizzando metalli come Ni-Au o Pt. I dispositivi in modalità di svuotamento sono stati realizzati anche utilizzando uno strato isolante e un Gate metallico simile ad un MOSFET.

Entrambi i tipi sono mostrati nella Figura 4.7. Nelle applicazioni di conversione di potenza, i dispositivi in modalità di svuotamento sono scomodi perché, prima di avviare il convertitore, occorre necessariamente applicare una polarizzazione negativa ai dispositivi di potenza. Se questa polarizzazione negativa non viene applicata prima dell'avvio della conversione, si verifica un corto circuito che porta ad un guasto del sistema. Un dispositivo in modalità di potenziamento (e-mode), invece, non soffrirebbe di questa limitazione. Con un bias zero sul gate, un dispositivo e-mode è spento (Figura 4.8a) e non conduce corrente fino a quando non viene applicata una tensione positiva al Gate, come illustrato nella Figura 4.8b. Esistono cinque diverse configurazioni di dispositivi in modalità di potenziamento: Gate incassato, Gate impiantato, Gate pGaN, ibrido di guida diretta e ibrido Cascode.




Figura 4.6: Nell'HEMT in modalità di svuotamento (d-mode) l'applicazione di una tensione negativa al gate del dispositivo interrompe il flusso di elettroni nel 2DEG.




Figura 4.7: Sezione trasversale di un semplice GaN HEMT in modalità di svuotamento (d-mode) con Gate Schottky o Gate isolante.




Figura 4.8: Un dispositivo in modalità di potenziamento (e-mode) svuota il 2DEG con zero Volt sul Gate. Applicando poi una tensione positiva al Gate, gli elettroni vengono attratti verso la superficie, ristabilendo il 2DEG.

### 4.3.1 Modalità di potenziamento a Gate incassato

La struttura dell'HEMT e-mode a Gate incassato (Recessed Gate Enhancement Mode Structure) è creata assottigliando il livello di barriera di AlGaN sopra il 2DEG (Figura 4.9). Rendendo più sottile la barriera di AlGaN, la quantità di tensione generata dal campo piezoelettrico viene ridotta proporzionalmente. Quando la tensione generata è inferiore alla tensione intrinseca del metallo del Gate Schottky, il 2DEG viene eliminato con bias zero sul Gate. Con un bias positivo, gli elettroni sono attratti verso l'interfaccia di AlGaN e completano il circuito tra Source e Drain.




Figura 4.9: Incavando parte dello strato di barriera AlGaN, è possibile fabbricare un transistor in modalità di potenziamento con Gate incassato.

### 4.3.2 Modalità di potenziamento a Gate impiantato

In Figura 4.10a viene mostrato il metodo per realizzare un dispositivo in modalità di potenziamento a Gate impiantato (Implanted Gate Enhancement Mode Structure) immettendo atomi di fluoro nello strato della barriera di AlGa<sub>N</sub>. Questi atomi di fluoro "intrappolano" la carica negativa sottostante nello strato di AlGa<sub>N</sub>, svuotando in questo modo il 2DEG. L'aggiunta di un Gate Schottky in cima alla barriera (Figura 4.10b), permette di completare l'HEMT in modalità di potenziamento.




Figura 4.10: Aggiungendo atomi di fluoro nello strato di barriera AlGa<sub>N</sub>, vengono intrappolate cariche negative nella barriera. Il Gate Schottky viene applicato poi per ricostruire il 2DEG quando viene fornita una tensione positiva.

### 4.3.3 Modalità di potenziamento con Gate in pGaN

I primi dispositivi in modalità di potenziamento venduti commercialmente avevano uno strato di GaN caricato positivamente (p-type) accresciuto al di sopra dello strato di barriera di AlGa<sub>N</sub> (Figura 4.11). Le cariche positive in questo strato di pGaN hanno una tensione integrata che è maggiore della tensione generata dall'effetto piezoelettrico, svuotando così gli elettroni nel 2DEG e creando una struttura in modalità di potenziamento.




Figura 4.11: Accrescendo uno strato di GaN di tipo p al di sopra dell'AlGa<sub>N</sub>, il 2DEG viene svuotato a zero Volt sul Gate.

#### 4.3.4 Strutture ibride normalmente spente

Un'alternativa per costruire un transistor GaN in modalità di potenziamento su un singolo chip è quella di posizionare un MOSFET in Silicio in e-mode in serie con un dispositivo HEMT in modalità di svuotamento (d-mode). La Figura 4.12 mostra due variazioni di queste strutture ibride normalmente spente. Nel circuito Cascode, mostrato nella Figura 4.12a, il Gate del GaN HEMT in modalità di svuotamento è collegato alla sorgente del MOSFET in Silicio in modalità di potenziamento. Quando il MOSFET è acceso con una tensione positiva sul Gate, la tensione al Gate del transistor GaN in modalità di svuotamento si avvicina a zero Volt e si accende di conseguenza. In questo modo la corrente può passare tra il GaN HEMT in d-mode e il MOSFET che è collegato in serie con il GaN HEMT. Quando la tensione sul Gate del MOS viene rimossa, viene creata una tensione negativa tra il Gate del transistor GaN in modalità di svuotamento e il suo elettrodo di Source, spegnendo il dispositivo GaN. La seconda variazione di questo circuito è stata descritta come un "circuito di abilitazione" o "circuito di azionamento diretto", mostrato nella Figura 4.12b. Qui, il Gate del GaN HEMT in d-mode è direttamente accessibile al driver del Gate esterno. Il circuito ha quattro terminali: Gate, Drain, Souce e Enable (abilitazione). Rispetto alla configurazione Cascode, questa variazione ha il vantaggio di un controllo più diretto sul comportamento di commutazione del GaN HEMT, ma richiede anche un circuito di supporto più complesso. Poiché il terminale del Gate aziona direttamente il GaN HEMT in modalità di svuotamento, il circuito di azionamento del Gate deve fornire livelli di tensione di circa 0V per l'accensione e una tensione negativa per lo spegnimento (tipicamente tra -12 e -14V). Il terminale "abilitazione" è tipicamente collegato al blocco di undervoltage (UVLO) dell'alimentazione del driver del Gate, in modo che il MOSFET in Silicio venga spento quando il circuito di azionamento del Gate perde alimentazione. A differenza della variante Cascode, il MOSFET in Silicio non subisce alcuna commutazione durante il normale funzionamento. Quando lo "switch di abilitazione" a bassa tensione in Silicio è spento, il Gate del GaN HEMT non può più essere cortocircuitato al Source per accendersi, funzionando quindi come un dispositivo normalmente spento. Questo tipo di soluzione per un sistema GaN in modalità di potenziamento funziona bene quando il transistor GaN ha una resistenza dello stato ON iniziale relativamente alta rispetto al MOSFET in Silicio a bassa tensione (di solito misurata a 30V). Dal momento che la resistenza dello stato ON aumenta con la tensione di breakdown del dispositivo, le soluzioni ibride sono più efficaci quando il transistor GaN è ad alta tensione e il MOSFET è a tensione molto bassa. Nella Figura 4.13 è riportato un grafico che mostra la resistenza dello stato ON aggiunta al circuito

Cascode dal MOSFET in Silicio in modalità di potenziamento. Un dispositivo Cascode da 600V avrebbe solo il 3% in più di resistenza dello stato ON a causa dell'aggiunta del MOSFET a bassa tensione. Al contrario, man mano che la tensione nominale desiderata e la resistenza del transistor GaN diminuiscono, il contributo del MOSFET diventa sempre più significativo. Per questo motivo, le soluzioni ibride sono pratiche solo a tensioni superiori a 200V.




Figura 4.12: Schema di un MOSFET al silicio in modalità di potenziamento a bassa tensione in serie con un HEMT GaN in modalità di svuotamento: circuito Cascode e circuito di abilitazione o controllo diretto.




Figura 4.13: Ad una tensione nominale più alta, il MOSFET a bassa tensione non contribuisce significativamente alla resistenza in conduzione del sistema Cascode.

### 4.3.5 Conduzione inversa negli HEMT

I transistor GaN in modalità di potenziamento possono anche condurre nella direzione inversa. Quando viene forzata corrente nel Source di un dispositivo "spento", come nel caso di un raddrizzatore sincrono durante il dead time, si crea una caduta di tensione dal Source al Drain. Quando la tensione del Drain diventa inferiore rispetto alla tensione del Gate di almeno  $V_{GS(th)}$  (Figura 4.14b), il 2DEG viene nuovamente ripristinato sotto l'elettrodo del Gate e la corrente può fluire dal Source al Drain. Poiché l'HEMT in modalità di potenziamento non ha conduzione di portatori minoritari, il dispositivo, operando in modo simile ad un diodo, si spegnerà istantaneamente quando viene rimossa la polarizzazione diretta tra gli elettrodi di Gate e Drain. Questa caratteristica è piuttosto utile in certi circuiti di conversione di potenza. Nella direzione inversa, il transistor connesso in configurazione Cascode, discusso nel Capitolo 4.3.4, conduce allo stesso modo di un transistor GaN in modalità di potenziamento, ad eccezione del fatto che il diodo del MOSFET conduce la corrente inversa, che poi deve fluire attraverso il dispositivo GaN. La caduta di tensione in avanti del diodo del MOSFET crea una leggera tensione positiva dal Gate al Source nell'HEMT che, quindi, viene acceso nella direzione in avanti. La caduta di tensione sulla resistenza dello stato ON dell'HEMT si somma a quella del MOSFET in questa configurazione. A differenza del transistor GaN in modalità di potenziamento, il transistor configurato in Cascode ha un tempo di ripristino dovuto all'iniezione di portatori minoritari nel MOSFET in Silicio.




Figura 4.14: I dispositivi HEMT in modalità di potenziamento possono condurre sia nella direzione in avanti che in quella inversa.

## 4.4 Realizzazione di un transistor in GaN

La costruzione di un transistor GaN inizia con il processo di formazione dell'eterostruttura GaN/AlGaIn. Esistono quattro diverse basi di partenza o substrati che sono stati comunemente utilizzati nella fabbricazione dei transistor GaN HEMT: cristallo di GaN massiccio, zaffiro ( $\text{Al}_2\text{O}_3$ ), SiC e Silicio.

### 4.4.1 Scelta del materiale del substrato

La scelta più ovvia del materiale di partenza di un dispositivo GaN è il cristallo di GaN. I primi tentativi di sviluppo dei cristalli di GaN risalgono agli anni '60. Tuttavia, i difetti dovuti alle elevate concentrazioni di lacune di azoto resero questi primi tentativi inefficaci alla fabbricazione di dispositivi a semiconduttore. Da allora sono stati compiuti parecchi progressi e i cristalli di GaN di piccolo diametro e alta qualità stanno diventando disponibili ad essere utilizzati come piattaforma per la fabbricazione di dispositivi attivi. L'eteroepitassia è un processo mediante il quale un tipo di struttura cristallina viene accresciuto sopra un cristallo diverso. Dato che i cristalli di GaN non sono facilmente reperibili, molto del lavoro si è focalizzato sulla crescita di cristalli di GaN al di sopra di un materiale più conveniente come lo zaffiro ( $\text{Al}_2\text{O}_3$ ), il SiC o, più recentemente, il Silicio. Il punto di partenza per cercare di accrescere uno strato di cristallo diverso è trovare un substrato con le adeguate proprietà fisiche. Consultando la tabella in Figura 4.15, si può notare che ci sono dei compromessi da fare per scegliere uno dei tre materiali per il substrato. Ad esempio, lo zaffiro ( $\text{Al}_2\text{O}_3$ ), rispetto al GaN, ha un reticolo cristallino che differisce del 16.1% e ha anche una scarsa conducibilità termica. La conducibilità termica è particolarmente importante nei transistor per la conversione di potenza perché questi generano una quantità significativa di flusso di calore durante il loro funzionamento a causa della dissipazione interna della potenza. Il substrato in SiC (6H-SiC), d'altra parte, ha una corrispondenza di reticolo ragionevolmente buona e un'eccellente conducibilità termica. Lo svantaggio deriva dal costo del substrato di cristallo di partenza, che può essere fino a 100 volte il costo di un substrato in Silicio dello stesso diametro. Il Silicio, infine, non è una base ideale per una struttura eteroepitassiale di GaN a causa della discrepanza di reticolo e della discrepanza dei coefficienti di dilatazione termica. Tuttavia, il Silicio è il materiale meno costoso e vi è un'infrastruttura ampia e ben sviluppata per elaborare dispositivi su substrati di questo materiale. Per le ragioni citate sopra, il carburo di Silicio (SiC) è comunemente utilizzato per dispositivi che richiedono densità di potenza molto elevate, mentre il Silicio è adoperato in applicazioni commerciali più sensibili ai costi.

Substrate	Crystal Plane	Lattice Spacing Å	Lattice Mismatch %	Relative Thermal Expansion $10^{-5} \cdot K^{-1}$	Thermal Conductivity W/cm · K	Relative Cost
Al <sub>2</sub> O <sub>3</sub>	(0001)	4.758	16.1	-1.9	0.42	Middle
6H-SiC	(0001)	3.08	3.5	1.4	3.8	Highest
Si	(111)	3.84	-17	3	1.5	Lowest

Figura 4.15: Alcune proprietà chiave di Al<sub>2</sub>O<sub>3</sub>, SiC e Si.

#### 4.4.2 Formazione dell'eterostruttura

Ci sono diversi tipi di tecnologie che sono state utilizzate per far accrescere il GaN su differenti substrati. Le due più promettenti sono la deposizione chimica tramite vapore metallico-organico (MOCVD: Metal Organic Chemical Vapor Deposition) e l'epitassia a raggi molecolari (MBE: Molecular Beam Epitaxy). La MOCVD è più veloce e generalmente più economica, mentre la MBE è in grado di produrre strati più uniformi con transizioni molto brusche tra gli strati. Per i dispositivi GaN HEMT nelle applicazioni di conversione di potenza, la MOCVD è la tecnologia dominante grazie ai vantaggi economici. Una crescita MOCVD avviene in un reattore riscaldato induttivamente o radiatamente. Un gas precursore altamente reattivo viene introdotto nella camera dove il gas viene "spezzato" dal substrato caldo e reagisce per formare il composto desiderato. Per la crescita del GaN, i precursori sono ammoniaca (NH<sub>3</sub>) e trimetilgallio (TMG). Per la crescita di AlGaN, i precursori sono trimetilalluminio (TMA) o trietilalluminio (TEA). Oltre ai precursori, vengono utilizzati gas vettori come H<sub>2</sub> e N<sub>2</sub> per migliorare la miscelazione e controllare il flusso all'interno della camera. Temperature nell'intervallo di 900-1100°C vengono utilizzate per queste crescite. Una struttura eteroepitassiale di GaN coinvolge almeno quattro stadi di crescita. La Figura 4.16 illustra questo processo. Il materiale di partenza (Figura 4.16a), sia SiC che Si, viene riscaldato nella camera di reazione. Viene quindi cresciuto uno strato di AlN (Figura 4.16b) per creare uno strato seminale che sia ospitale per la struttura cristallina Wurtzite di AlGaN. Uno "strato tampone" di AlGaN (Figura 4.16c) crea poi la transizione al cristallo di GaN (Figura 4.16d). Infine, viene cresciuto il sottile strato di barriera di AlGaN sulla parte superiore del cristallo di GaN per creare lo strato di tensione che induce la formazione di 2DEG (Figura 4.16e). In precedenza sono stati descritti diversi metodi per realizzare transistor GaN in modalità di potenziamento. Quello con Gate in pGaN, illustrato in Figura 4.11, include un ulteriore strato di GaN cresciuto sulla barriera di AlGaN. Questo strato è comunemente drogato con impurità di tipo p come Mg o Fe. Una sezione trasversale di questa struttura eteroepitassiale è mostrata in Figura 4.17.



Figura 4.16: Un'illustrazione dei passaggi di base coinvolti nella creazione di una struttura eteroepitassiale di GaN (non in scala).



Figura 4.17: Uno strato aggiuntivo di GaN, drogato con impurità di tipo p, può essere aggiunto al processo di eteroepitassia durante la produzione di un dispositivo in modalità di potenziamento, come illustrato nella Figura 4.11.

### 4.4.3 Sviluppo del Wafer

La fabbricazione di un transistor HEMT da un substrato eteroepitassiale viene effettuata attraverso una varietà di passaggi sequenziali. Un esempio di un processo semplificato per la realizzazione di un HEMT in modalità di potenziamento con Gate in pGaN è mostrato in Figura 4.18.

### 4.4.4 Creazione dei contatti elettrici

Dopo la fabbricazione del dispositivo, sono necessarie disposizioni per effettuare il collegamento elettrico degli elettrodi. Ci sono due modi comuni per effettuare il collegamento ad un transistor di potenza: collegare fili di legame tra pad metallici sul dispositivo e montanti metallici in un involucro di plastica o ceramica, oppure creare contatti che possono essere saldati direttamente sul dispositivo mentre è ancora nella forma di Wafer. Dato che i transistor GaN sono in grado di commutare molto rapidamente, essi sono molto sensibili alle induttanze nel circuito di potenza o nel circuito di Gate-Source. I collegamenti metallici a filo hanno infatti una quantità significativa di induttanza e limitano la capacità ultima del dispositivo GaN. La connessione tramite fili di legame aumenta anche la possibilità di legami scadenti, il che può ridurre la affidabilità del prodotto finale. È per questo motivo che il metodo preferito per effettuare una connessione elettrica è la saldatura diretta ai contatti sul dispositivo. Un processo comune per la realizzazione di questi contatti che possono essere saldati è mostrato in Figura 4.19. Le barre di saldatura possono essere composte da Pb-Sn o da una composizione priva di piombo di Ag-Cu-Sn. Dopo la formazione della barra saldante, la wafer completata appare come nell'esempio in Figura 4.20. Il wafer viene poi diviso in dispositivi singoli e il transistor a scala di chip finale appare come nell'esempio riportato in Figura 4.21. Tale dispositivo è pronto per essere saldato su una scheda a circuito stampato (PCB) o su un telaio di collegamento per essere incorporato in un involucro in plastica stampata.

## Capitolo 4 Transistor in GaN




Figura 4.18: Un tipico processo per la fabbricazione di un HEMT GaN in modalità di potenziamento (non in scala). I passaggi del processo sono i seguenti: Deposizione del metallo del Gate e definizione della forma del Gate utilizzando la fotoreisistenza come strato protettivo; Incisione del metallo del Gate e del cristallo di pGaN; Deposizione del materiale isolante; Creazione di aperture di contatto sul Source, sul Drain e sul Gate (il contatto sul Gate non è raffigurato); Deposizione del primo strato di metallo in alluminio e definizione della forma metallica; Deposizione del dielettrico interstrato; Taglio dei fori tra i metalli, formazione del tappo del foro di Tungsteno, deposizione e definizione del secondo strato di metallo in Alluminio; Definizione del terzo strato di alluminio e deposizione dello strato finale di passivazione.




Figura 4.19: Un tipico processo per la creazione di barre di saldatura su un GaN HEMT e-mode (non in scala). I passaggi di base del processo sono i seguenti: Il wafer finito con aperture nella passivazione; Lo strato metallico 3 è parzialmente esposto; Il fotopolimide è depositato e rimosso nell'area dove si desidera la saldatura; Viene depositato un metallo sottosaldante per creare un'interfaccia tra il metallo superiore in alluminio e il materiale saldabile; Il fotoresist viene utilizzato per definire dove verrà placcata la saldatura; Rame e saldatura vengono placcati nell'apertura; Il fotoresist viene rimosso, e il metallo sottosaldante viene inciso; Il metallo saldabile viene rifuso per formare barre di saldatura allungate.




Figura 4.20: Un wafer completo di GaN HEMT in modalità di potenziamento con diametro di 150mm, contenente circa 20.000 transistor di potenza individuali.




Figura 4.21: Un dispositivo a scala di chip finito (4mm x 1.6mm) con barre di saldatura in Land Grid Array (LGA).

# Capitolo 5

## Progettazione e simulazione del convertitore per la scarica delle celle

### 5.1 Funzionamento generale del convertitore

Lo schema a blocchi del convertitore progettato è mostrato in Figura 5.1.




Figura 5.1: Schema a blocchi del convertitore progettato

Dallo schema risulta evidente che il convertitore DC-DC Boost viene dimensionato in modo tale da ottenere una tensione di uscita di 48V, a partire dai 4V da scaricare completamente assorbendo circa 80A dalla cella. In uscita è stato scelto di arrivare ad un tale valore di tensione, pari a 48V, perché questo rappresenta uno standard nell'elettronica (proprio come 12V, 24V, 36V, ecc.) che permette di interfacciare il sistema con altri dispositivi commerciali. Inoltre, convertire la tensione ad un valore molto più alto dei 4V di ingresso, consente ridurre la corrente che scorre sul carico e dunque di utilizzare in uscita dei cavi

elettrici con sezioni inferiori. Tale corrente, viene infatti determinata a partire dall'uguaglianza tra la potenza di ingresso e la potenza di uscita (trascurando le perdite), secondo la formula:

$$P_{in} \simeq P_{out} \quad \rightarrow \quad V_{in} \cdot I_{in} \simeq V_{out} \cdot I_{out} \quad \rightarrow \quad I_{out} \simeq \frac{4V \cdot 80A}{48V} \simeq 6A \quad (5.1)$$

Seguendo l'Eq. 3.3 del Capitolo 3.2.1, per ottenere 48V sul carico, la PWM di controllo del Boost deve avere un Duty Cycle pari a:

$$D = 1 - \frac{V_d}{V_o} = 1 - \frac{4}{48} \simeq 0.9167 \quad (5.2)$$

Tuttavia, l'obiettivo principale di questo tipo di convertitore, non è raggiungere un valore preciso di tensione e mantenerlo costante, ma è quello di prelevare con continuità 80A di corrente, per permettere alla tensione della cella collegata in ingresso di ridursi progressivamente fino a zero. Un circuito di questo tipo viene detto "Current Sink Converter" e per funzionare ha bisogno di un controllo dei dispositivi di commutazione basato su isteresi di corrente. Questo metodo di controllo consiste nel prelevare da una resistenza  $R_s$ , denominata "Shunt" e posta in serie all'induttore del Boost, il valore della tensione presente ai suoi capi, che corrisponde (proporzionalmente alla legge di Ohm) alla corrente che scorre su quel ramo. Da tale "Sensing" della corrente risulta un andamento di tensione che sale o scende repentinamente a seconda dello stato del dispositivo di commutazione. Per cui, fissando delle soglie attorno ad uno specifico valore di tensione, corrispondente in realtà alla corrente che scorre nell'induttore, è possibile confinare tra due valori la curva di salita e di discesa della corrente prelevata in ingresso, stabilizzandone il valore medio a circa 80A e riuscendo a controllare in questo modo l'istante in cui avviene l'apertura (OFF) o la chiusura (ON) del dispositivo di commutazione. Ciò consente di regolare il Duty Cycle del DC-DC e dunque anche il valore della tensione di uscita. Per evitare poi che disturbi dovuti a parassitismi o falsi contatti dell'impedenza di carico causino un improvviso aumento della tensione convertita, è stata predisposta una sezione di circuito per la protezione dalle sovratensioni (Overvoltage Protection). Tale protezione si attiva quando la caduta di tensione sul carico oltrepassa all'incirca i 55V. A quel punto, l'uscita si mantiene costante intorno a quel valore e di conseguenza, per questioni di sicurezza, la corrente assorbita in ingresso viene ridotta notevolmente.

## 5.2 Simulazione del circuito ideale in Simulink

Il primo modello ideale del convertitore è stato generato utilizzando il Simulink, un software per la simulazione e l'analisi di sistemi dinamici strettamente integrato con Matlab. In Figura 5.2 viene mostrato lo schematico ideale completo ottenuto con la libreria "Power Electronics" di Simulink. Tale libreria facilita notevolmente la fase iniziale di progettazione del sistema perché consente di interfacciare i componenti classici del circuito realizzato con dei blocchi digitali che semplificano la parte di controllo. Questo approccio permette di verificare in modo immediato il funzionamento logico del convertitore. Lo schema complessivo progettato è diviso in varie sezioni, le quali vengono dettagliatamente descritte nei capitoli successivi.




Figura 5.2: Circuito ideale Simulink

### 5.2.1 Sezione di potenza (Boost)

La parte di circuito relativa al Boost realizzata con Simulink e contenente tutti i dispositivi che lavorano ad elevate potenze è rappresentata in Figura 5.3. Lo schema è costituito dai seguenti componenti, dimensionati secondo le linee guida definite in [3]:

- 2 condensatori C1 e C2 rispettivamente da  $10\mu\text{F}$  e  $0.2\text{F}$
- 2 induttori L1 e L2 da  $1\mu\text{H}$
- 2 switch ideali S1 e S2
- 2 diodi ideali D1 e D2
- 1 condensatore di uscita Cout da  $20\mu\text{F}$
- 1 resistenza di carico Rout da  $8.2\Omega$

All'ingresso del convertitore, il condensatore C2 simula il comportamento della batteria da scaricare e viene dunque precaricato ad una tensione nominale di  $4.2\text{V}$  (viene impostato un valore maggiore di  $4\text{V}$  così da considerare la situazione peggiore). La capacità C2 è stata impostata a  $0.2\text{F}$ , per fissare il tempo di scarica nella simulazione ad un valore di circa  $10\text{ms}$ , in base alla seguente formula:

$$I_c = C \frac{\Delta V_c}{\Delta t} \quad \rightarrow \quad C = \frac{I_c \cdot \Delta t}{\Delta V_c} = \frac{80\text{A} \cdot 10\text{ms}}{4.2\text{V}} \simeq 0.2\text{F} \quad (5.3)$$

A C2 viene messo in parallelo un altro condensatore a capacità minore (C1) così da ridurre alcuni effetti transitori nella simulazione. La conversione della tensione sulla cella simulata in questo modo avviene poi su due rami diversi. Il Boost complessivo viene infatti suddiviso in due classiche configurazioni circuitali, aventi come dispositivi di commutazione i due interruttori ideali controllati (S1 e S2), che si aprono e si chiudono con tensione ai propri capi di  $0-1\text{V}$ , e dei semplici diodi (D1 e D2) collegati all'uscita. Le due configurazioni lavorano in parallelo contemporaneamente, cioè senza differenze di fase nelle commutazioni (non sfrutta la tecnica dell'Interleaving). Questa scelta progettuale consente ai componenti reali che verranno selezionati in seguito per sostituire gli switch di sopportare una corrente nettamente inferiore, pari alla metà di quella erogata dalla batteria ( $40\text{A}$ ), e di dissipare inoltre meno potenza. Il funzionamento dell'intera sezione, nel complesso, è quello descritto nel Capitolo 3.2 in modalità di conduzione continua.




Figura 5.3: Circuito ideale Simulink - Boost

### 5.2.2 Controllo isteretico di corrente (Current Sense)

Nello schema realizzato in Simulink il "Sensing" della corrente, mostrato in Figura 5.4 non avviene mediante una resistenza di "Shunt" perché con la libreria "Power Electronics" del software è possibile prelevare direttamente il valore della corrente all'ingresso dei due canali tramite dei misuratori di corrente. Tali valori, riportati nelle label Ts1 e Ts2, vengono poi confrontati con due soglie impostate a 38.5 e 41.5. Quando la corrente diventa maggiore della prima soglia, il segnale in uscita dai blocchi di comparazione cambia lo stato dei pin di Reset dei successivi flip-flop SR da 0 a 1, mentre quando la corrente diventa maggiore della seconda soglia l'uscita dai blocchi cambia lo stato dei pin di Set da 1 a 0. [4] [5] In questo modo, i segnali ad onda quadra Vq1 e Vq2 in uscita dai flip-flop che vanno a pilotare gli switch assumono valore pari ad 1 quando la corrente sale dalla prima alla seconda soglia, mentre assumono valore 0 quando la corrente scende dalla seconda alla prima soglia. Il periodo della PWM, pertanto, risulta variabile perché dipende dal valore della tensione presente sulle induttanze L1 ed L2. La salita e la discesa della corrente diventano perciò sempre più lente allo scaricarsi della cella e questo fa diminuire progressivamente la frequenza di switching.




Figura 5.4: Circuito ideale Simulink - Current Sense

### 5.2.3 Regolatore di tensione (Overvoltage Protection)

Per quanto riguarda la sezione del circuito relativa alla protezione dalle sovratensioni, nel primo modello ideale in Simulink, questa, è stata realizzata attraverso lo schema mostrato in Figura 5.5. La tensione  $V_{out}$  prelevata dall'uscita viene confrontata con una soglia impostata a 55. Quando il valore della tensione sul carico supera questa soglia, il segnale uscente dal blocco di comparazione fa scattare l'interruttore a due poli posto di seguito, azzerando in questo modo la PWM che arriva agli switch tramite le label  $V_{s1}$  e  $V_{s2}$ .




Figura 5.5: Circuito ideale Simulink - Regolatore di tensione

### 5.2.4 Analisi dei risultati ottenuti

Il risultato di una simulazione complessiva di 15ms è riportato in Figura 5.6. Come si può vedere dall'immagine, al crescere e diminuire della tensione di uscita  $V_{out}$ , fino ad un massimo di 50V, la corrente prelevata  $I_{batt}$  resta costante attorno ad un valore medio di 80A fino a 10ms, istante in cui la tensione della cella  $V_{batt}$  è praticamente nulla. A quel punto, la corrente durante la risalita non riesce più a raggiungere il valore della soglia maggiore e dunque l'andamento di  $I_{batt}$  decade fino a zero in circa 1ms. La corrente sul carico  $I_{out}$  assume un valore massimo di 6A. La fase di avvio del funzionamento del convertitore, viene mostrata in Figura 5.7. In Figura 5.8, invece, vengono evidenziati gli andamenti di  $V_{out}$  e  $I_{batt}$  al variare della PWM ( $V_{s1}$ ). La frequenza massima di switching viene raggiunta intorno ai  $60\mu s$  ed è di circa 1MHz. Infine, in Figura 5.9, viene visualizzato l'intervento della protezione dalle sovratensioni quando il carico  $R_{out}$  viene sostituito con una resistenza da  $100\Omega$  e la  $V_{out}$  supera dunque i 55V. La corrente  $I_{batt}$ , una volta scattata l'Overvoltage Protection, non si azzerava permanentemente, ma risale in determinati istanti al valore massimo, quando la tensione di uscita ritorna sotto soglia.




Figura 5.6: Plot ideale Simulink - Andamento complessivo della scarica




Figura 5.7: Plot ideale Simulink - Fase iniziale della conversione




Figura 5.8: Plot ideale Simulink - Ripple di  $V_{out}$  e  $I_{batt}$  alla commutazione




Figura 5.9: Plot ideale Simulink - Attivazione dell'Overvoltage Protection

## 5.3 Simulazione del circuito ideale in LT Spice

Un secondo modello ideale del convertitore è stato poi ottenuto anche attraverso il software di simulazione circuitale LT Spice. In Figura 5.10 viene mostrato lo schematico completo realizzato con componenti ideali in modo interamente analogico. Anche in questo caso, il circuito complessivo viene ripartito in più sezioni, dettagliatamente descritte nei successivi capitoli.




Figura 5.10: Circuito ideale LT Spice

### 5.3.1 Sezione di potenza (Boost)

La sezione relativa al Boost simulata con LT Spice, contenente tutti i dispositivi che lavorano ad elevate potenze è rappresentata in Figura 5.11. Il circuito è molto simile a quello realizzato in Simulink descritto precedentemente nel Capitolo 5.2.1. L'unica differenza sostanziale è data dalla presenza delle due resistenze di "Shunt", R1 ed R2, poste in serie agli induttori e dimensionate entrambe ad  $1\text{m}\Omega$ , per effettuare il "Sensing" della corrente nel modo più preciso possibile.




Figura 5.11: Circuito ideale LT Spice - Boost

### 5.3.2 Controllo isteretico di corrente (Current Sense)

Il "Sensing" della corrente avviene mediante il circuito illustrato in Figura 5.12. La tensione di ingresso che arriva ai due amplificatori differenziali mostrati nell'immagine, viene prelevata ai capi di ciascuna resistenza di "Shunt" (tra le label Vbatt-Ts1 e Vbatt-Ts2). Ognuno dei due amplificatori viene configurato con resistenze da  $1k\Omega$  (R3, R4, R7 e R8) e da  $10k\Omega$  (R5, R6, R9 e R10), in modo da tale impostare il guadagno complessivo di uscita ad un fattore pari a 10. [6] Le tensioni di "Sensing" amplificate (Vsense1 e Vsense2) giungono poi ai pin invertenti dei successivi comparatori e vengono confrontate con un riferimento Vth di  $388mV$ , proveniente dalla sezione di Overvoltage Protection. Ai comparatori viene aggiunta l'isteresi mediante delle resistenze da  $3.5M\Omega$  (R13 e R14). Essi producono in uscita una tensione di  $0V$  o  $10V$  a seconda del caso in cui la tensione presente all'ingresso invertente (-) è maggiore di quella presente sull'ingresso non invertente (+) e viceversa. [7] Per cui, l'uscita cambia ogni volta che la differenza di potenziale amplificata dello stadio precedente oltrepassa una delle due soglie di isteresi impostate ai seguenti valori:

$$V_{+H} = \frac{5k\Omega}{5k\Omega + 3.5M\Omega} \cdot 10V + \frac{3.5M\Omega}{5k\Omega + 3.5M\Omega} \cdot 0.388V \simeq 0.402V \quad (5.4)$$

$$V_{+L} = \frac{5k\Omega}{5k\Omega + 3.5M\Omega} \cdot 0V + \frac{3.5M\Omega}{5k\Omega + 3.5M\Omega} \cdot 0.388V \simeq 0.387V \quad (5.5)$$

Infine, due partitori di tensione, realizzati con resistenze da  $10k\Omega$  (R15 e R16) e  $1.1k\Omega$  (R17 e R18) riportano il range di uscita a circa  $0-1V$  in modo tale da pilotare gli switch con una PWM di ampiezza adeguata.




Figura 5.12: Circuito ideale LT Spice - Current Sense

### 5.3.3 Regolatore di tensione (Overvoltage Protection)

Il circuito di protezione dalle sovratensioni è riportato in Figura 5.13. Esso si divide in due stadi. La tensione proveniente dall'uscita  $V_{out}$  viene ripartita su due resistenze da  $50k\Omega$  e  $5k\Omega$  (rispettivamente  $R_{19}$  e  $R_{20}$ ), così da fornire all'amplificatore che costituisce il primo stadio una tensione di un undicesimo di quella del carico. L'amplificatore ha un controllo di tipo proporzionale-integrativo dimensionato empiricamente (i valori di  $R_{23}$ ,  $R_{24}$  e  $C_3$  sono stati regolati in simulazione effettuando diversi tentativi [8]) e ha lo scopo di fornire, in condizioni di funzionamento normali, una tensione di riferimento  $V_{th}$  fissa a circa  $388mV$ , valore ottenuto dal partitore formato dalle due resistenze da  $10k\Omega$  e  $404\Omega$  ( $R_{25}$  e  $R_{26}$ ) quando in uscita è presente una tensione di  $10V$ . Tale riferimento fornisce la tensione in ingresso ai pin non invertenti dei comparatori della sezione "Current Sense" analizzata in precedenza, e da questo dipendono poi le due soglie di isteresi. L'amplificatore è poi collegato direttamente al secondo stadio di regolazione, costituito da un semplice comparatore che confronta la tensione proveniente dall'uscita precedente con un valore fisso a  $0.5V$ . Per cui, quando sul carico si hanno picchi elevati di tensione, maggiori di  $55V$ , l'uscita dell'amplificatore diventa minore di  $0.5V$  e questo fa cambiare lo stato del comparatore, portando in conduzione i BJT collegati ad esso. Tali transistor di Pull-Down permettono dunque di disattivare la commutazione degli switch appartenenti alla sezione di potenza.




Figura 5.13: Circuito ideale LT Spice - Regolatore di tensione

### 5.3.4 Analisi dei risultati ottenuti

Le curve della  $V_{out}$ ,  $V_{batt}$ ,  $V_{s1}$ ,  $I_{out}$  e  $I_{batt}$  acquisite dalla simulazione sono riportate nelle Figure 5.14, 5.15 e 5.16. Gli andamenti risultano molto simili a quelli ottenuti con Simulink nel Capitolo 5.2.4, con una sola differenza nel ripple della corrente  $I_{batt}$  prelevata e dunque nel valore medio, che è di circa 82A. Questo perché a livello analogico, per il comportamento degli amplificatori, è molto più difficile stabilire con precisione le soglie di isteresi attorno ad un riferimento  $V_{th}$  che non è perfettamente costante. Anche in questo caso, la frequenza massima di switching arriva a circa 1MHz. In Figura 5.17, viene poi riportata la tensione rispetto a massa del nodo centrale del primo canale, quello posto tra induttore, diodo e interruttore. Inoltre, nello stesso grafico è raffigurata la curva della tensione amplificata relativa al "Sensing" della corrente ( $V_{sense1}$ ). Infine, in Figura 5.18, viene visualizzato l'intervento della protezione dalle sovratensioni. Rispetto a quanto ottenuto nel caso precedente con il Simulink, la corrente  $I_{batt}$  una volta che ha raggiunto lo zero, risale per picchi molto più ridotti (di circa 12A) nell'istante in cui  $V_{out}$  ritorna sotto soglia.




Figura 5.14: Plot ideale LT Spice - Andamento complessivo della scarica




Figura 5.15: Plot ideale LT Spice - Fase iniziale della conversione




Figura 5.16: Plot ideale LT Spice - Ripple di Vout e Ibatt alla commutazione




Figura 5.17: Plot ideale LT Spice - Tensione del nodo centrale del Boost e Vsense




Figura 5.18: Plot ideale LT Spice - Attivazione dell'Overvoltage Protection

## 5.4 Simulazione del circuito reale in Simulink

Dopo aver appurato il funzionamento del modello ideale del convertitore, è stato realizzato lo schema reale equivalente in Simulink, utilizzando questa volta la libreria "Electrical", la quale, a differenza della libreria "Power Electronics" adoperata precedentemente, consente di parametrizzare in dettaglio ciascun dispositivo elettronico inserito, in modo tale da poter replicare lo stesso comportamento del componente reale voluto. Il circuito completo è riportato in Figura 5.32. Le differenze principali rispetto allo schematico ideale sono l'aggiunta dei transistor in nitruro di Gallio (GaN HEMT), che prendono il posto degli switch e dei diodi della configurazione precedente, l'inserimento della sezione di Dead Time, per evitare che durante la commutazione i canali vadano in corto e per dissipare meno potenza, l'introduzione dei Gate Driver per il controllo dei transistor, l'implementazione di una sezione di disabilitazione della PWM e una leggera modifica nell'Overvoltage Protection. Lo studio del funzionamento del circuito, suddiviso in più sezioni, viene affrontato nei successivi capitoli.




Figura 5.19: Circuito reale Simulink

### 5.4.1 Sezione di potenza (Boost)

La parte di circuito reale relativa al Boost, realizzata con la nuova libreria del Simulink, e contenente tutti i dispositivi ad alta potenza è rappresentata in Figura 5.20. Lo schema è costituito dai seguenti componenti:

- 1 batteria V1 con tensione iniziale di 4.2V
- 2 resistenze di Shunt R1 e R2 da  $1\text{m}\Omega$
- 2 induttori reali L1 e L2 da  $1.5\mu\text{H}$  (SRP2313CC-1R5M [9])
- 4 GaN HEMT Q1, Q2, Q3 e Q4 (EPC2088 [10])
- 4 diodi di potenza reali D1, D2, D3 e D4 (SS3H9 [11])
- 1 condensatore di uscita Cparal da  $100\mu\text{F}$
- 1 resistenza di carico Rout da  $8.2\Omega$

In questa nuova sezione, la cella viene simulata con il componente V1 impostato in modo tale da portare la tensione di ingresso a zero in circa 10ms seguendo un accurato profilo di scarica non lineare, diverso dal precedente. Inoltre, nei due rami principali, mentre la resistenza degli Shunt rimane la stessa del circuito ideale LT Spice, il valore delle induttanze viene aumentato di  $0.5\mu\text{H}$ , così da diminuire il ripple della corrente totale assorbita da V1. I due canali del Boost vengono poi fatti funzionare con 4 dispositivi di commutazione in GaN. Due di questi, detti di Low Side, sono posti tra il nodo centrale e massa e sostituiscono il comportamento degli switch adoperati nei circuiti ideali, mentre gli altri due, di High Side, posizionati tra il nodo centrale e l'uscita, effettuano la stessa funzione dei diodi ideali precedenti. Il modello di simulazione di questi transistor è stato realizzato copiando, all'interno del simbolo di un Mosfet ideale presente nel Simulink, tutte le caratteristiche reali ricavate dal datasheet dell'EPC2088. In parallelo a ciascuno dei GaN HEMT vengono poi inseriti 4 diodi di potenza reali (parametrizzati anch'essi come tali) che consentono al sistema di dissipare meno potenza durante le commutazioni. Infine, mentre il carico Rout rimane allo stesso valore resistivo, il condensatore Cparalel, in parallelo ad esso, viene aumentato a  $100\mu\text{F}$ , in modo tale da ridurre il ripple della tensione di uscita. Questo condensatore e i due induttori L1 ed L2, sono stati implementati nella simulazione tramite dei sotto-circuiti equivalenti che permettono di ricreare l'effetto di tutte le capacità e le induttanze parassite, copiando anche in questo caso i valori riportati nei datasheet dei componenti reali.




Figura 5.20: Circuito reale Simulink - Boost

### 5.4.2 Controllo isteretico di corrente (Current Sense)

Il circuito che introduce l'isteresi di corrente viene illustrato in Figura 5.21. La struttura e il funzionamento sono gli stessi del Capitolo 5.3.2. La differenza sta solamente nei valori delle resistenze di isteresi e nella caratterizzazione reale degli amplificatori e dei comparatori, alimentati rispettivamente a 10V e 5V, e adattati con i dati dei datasheet dell'LTC6226 [12] dell'LT1719 [13]. Le resistenze R15 e R16 vengono infatti abbassate ad  $1M\Omega$  per aumentare la distanza delle due soglie di isteresi rispetto alla tensione di riferimento  $V_{th}$ , la quale deriva dalla sezione dell'Overvoltage Protection ed assume un valore di 381mV. I nuovi limiti vengono dunque fissati all'incirca a:

$$V_{+H} = \frac{5k\Omega}{5k\Omega + 1M\Omega} \cdot 10V + \frac{1M\Omega}{5k\Omega + 1M\Omega} \cdot 0.381V \simeq 0.429V \quad (5.6)$$

$$V_{+L} = \frac{5k\Omega}{5k\Omega + 1M\Omega} \cdot 0V + \frac{1M\Omega}{5k\Omega + 1M\Omega} \cdot 0.381V \simeq 0.379V \quad (5.7)$$

Tali soglie possono essere in realtà leggermente differenti a causa delle piccole oscillazioni dovute all'effetto degli ingressi degli amplificatori reali (impedenza non infinita), che spostano il riferimento di tensione  $V_{th}$ .




Figura 5.21: Circuito reale Simulink - Current Sense

### 5.4.3 Inserimento del tempo morto (Dead Time)

Per evitare durante le commutazioni che i transistor entrino tutti in conduzione contemporaneamente, cortocircuitando in tal modo i due canali del Boost, viene inserito un tempo morto (Dead Time) in cui il Low Side e l'High Side sono entrambi interdetti. Tale tempo è impostato secondo la costante:

$$\tau = R \cdot C \quad (5.8)$$

Per cui, scegliendo un resistore da  $1\text{m}\Omega$  e un condensatore da  $68\text{pF}$ , l'istante di commutazione viene ritardato all'incirca di  $68\text{ns}$ . Tale tempo, viene aggiunto tramite il circuito riportato in Figura 5.22. La PWM che proviene dalla sezione del Current Sense ( $Vr1$  e  $Vr2$ ) passa attraverso 4 porte logiche, 2 NOT e 2 AND. Le NOT invertono il segnale di pilotaggio di ingresso per adattarlo agli High Side, mentre le AND, avendo entrambi gli ingressi in corto, aggiungono solamente gli stessi ritardi introdotti dalle NOT per sincronizzare il controllo. Dopodiché le reti RC poste successivamente fanno caricare il condensatore secondo la costante di tempo impostata. La scarica, invece, avviene istantaneamente, grazie al diodo posto in parallelo alla resistenza. Durante la curva di carica, quindi, quando la tensione supera il valore di soglia intermedio delle porte logiche AND successive (quindi prima dei  $68\text{ns}$ , a circa  $50\text{ns}$ ) lo stato della PWM cambia.




Figura 5.22: Circuito reale Simulink - Dead Time

#### 5.4.4 Disabilitazione della commutazione (Disabilitation)

Questa sezione, riportata in Figura 5.23, serve a disabilitare la commutazione ed è realizzata semplicemente con 4 porte logiche AND che azzerano le due PWM quando il segnale Voff proveniente dall'Overvoltage Protection si azzerà a causa del superamento della soglia di tensione massima impostata.




Figura 5.23: Circuito reale Simulink - Disabilitation

### 5.4.5 Pilotaggio dei GaN HEMT (Gate Driver)

Gli impulsi che escono dalla sezione di disabilitazione arrivano poi in ingresso a 4 blocchi di Gate Driver rappresentati in Figura 5.24. Questi simboli della libreria "Electrical" vengono parametrizzati in modo tale da fornire tra il Gate e il Source di ciascun transistor in GaN una precisa tensione  $V_{gs}$  di pilotaggio, con tempi di salita e di discesa impostati a 15ns.




Figura 5.24: Circuito reale Simulink - Gate Driver

### 5.4.6 Regolatore di tensione (Overvoltage Protection)

La protezione del circuito dalle sovratensioni subisce, in questo caso, una leggera modifica rispetto alla sezione ideale progettata in LT Spice e descritta nel Capitolo 5.3.3. Lo schema mostrato in Figura 5.25, è costituito dai seguenti componenti:

- 1 generatore di tensione da 5V
- 1 partitore con 2 resistenze R29 e R30 da 50k $\Omega$  e 2.5k $\Omega$
- 1 partitore con 2 resistenze R32 e R33 da 1k $\Omega$  ciascuna
- 1 partitore con 2 resistenze R38 e R39 da 2.4k $\Omega$  e 2.6k $\Omega$
- 2 resistenze R31 e R40 da 5k $\Omega$
- 2 resistenze R36 e R41 da 10k $\Omega$
- 1 resistenza R37 da 825 $\Omega$  per il riferimento di tensione
- 2 resistenze R34 e R35 da 169k $\Omega$  e 5M $\Omega$  per il controllo proporzionale-integrativo
- 1 condensatore di filtro C9 da 1nF

- 2 condensatori di filtro C10 e C12 da 10nF
- 1 condensatore di filtro C11 da 330pF per il controllo proporzionale-integrativo

Osservando l'immagine, si può notare immediatamente che rispetto allo schematico ideale, per semplificare la logica, sono stati rimossi i BJT per la disattivazione delle due PWM, per cui l'arresto della commutazione viene fornito semplicemente dal segnale di uscita (Voff), che si azzerava quando l'ingresso invertente diventa maggiore di quello non invertente. Inoltre, i due stadi di regolazione in cascata (controllo proporzionale-integrativo e comparatore) definiti nel modello ideale precedente, sono stati messi in parallelo. Essi si attivano entrambi al superamento in tensione di due soglie fissate rispettivamente a 2.5V e 2.6V dai partitori resistivi collegati agli ingressi non invertenti degli operazionali. Anche in questo caso, le due resistenze e il condensatore del controllo proporzionale-integrativo (R34, R35 e C11) sono stati dimensionati empiricamente, ripetendo più volte la simulazione fino a trovare i giusti valori in grado di stabilizzare la tensione al set point impostato (circa 55V) senza troppe oscillazioni. Il riferimento di tensione Vth in uscita dal primo stadio, a seguito della partizione introdotta dalle resistenze R36 e R37, rimane fisso a 381mV.




Figura 5.25: Circuito reale Simulink - Regolatore di tensione

### 5.4.7 Analisi dei risultati ottenuti

Le curve ottenute da questa prima simulazione reale sono riportate di seguito. Dalla Figura 5.26, si può osservare che l'andamento delle tensioni e delle correnti di ingresso e di uscita dal convertitore rispecchia in generale il risultato ottenuto con i circuiti ideali. Le uniche differenze che risaltano sono la stabilizzazione della  $V_{out}$  ad un valore medio di circa 48V per tutta la durata della scarica e l'ampio ripple che tale tensione assume. La prima considerazione dipende dal fatto che la tensione di ingresso  $V_{batt}$  segue un andamento che decresce rapidamente solo nell'istante finale della scarica, determinato dal simbolo  $V1$  scelto per far assumere alla cella un comportamento molto realistico. Il ripple così ampio invece dipende dai parassiti aggiunti ai componenti principali del circuito (induttori e condensatori di carico), i quali durante le commutazioni producono degli spike elevati. Dalle Figure 5.27 e 5.28, si notano gli effetti di questi parassitismi durante la fase iniziale di conversione e al confronto con i segnali di pilotaggio  $V_{I1}$  e  $V_{H1}$ . Dal primo di questi grafici, si può vedere come la tensione  $V_{out}$  impieghi più tempo per salire al valore massimo rispetto al caso ideale. Questo perché i condensatori di uscita hanno un valore più grande ( $C_{paral} = 100\mu F$ ). La frequenza di switching che si ricava dalle forme d'onda raggiunge un massimo di 420kHz intorno ai  $60\mu s$ . In Figura 5.29, vengono poi mostrate le curve relative alla tensione sul nodo centrale del primo canale del Boost e alla tensione di "Sensing" amplificata. Dal confronto con i plot ideali precedenti, si può notare una riduzione al centro dell'andamento dell'HS1 dovuto all'attivazione del transistor di High Side, che consente alla corrente di scorrere su di esso anziché sui diodo di potenza posto in parallelo. La quantità di abbassamento della tensione corrisponde al valore di soglia del diodo di ricircolo inserito. Le forme d'onda che riguardano l'aggiunta del Dead Time, invece, sono rappresentate in Figura 5.30. Dagli andamenti di queste risulta un ritardo nella commutazione della PWM di circa 50ns, come previsto dall'implementazione della rete RC descritta nel Capitolo 5.4.3. Infine, la Figura 5.31 riporta le curve delle tensioni e delle correnti all'attivazione dell'Overvoltage Protection (carico impostato a  $100\Omega$ ). Si può vedere in questo caso che quando la  $V_{out}$  raggiunge all'incirca i 53.5V, la  $I_{batt}$  diminuisce fino a zero e successivamente si stabilizza ad un valore medio di circa 7.5A, una volta che la tensione ritorna in prossimità della soglia.




Figura 5.26: Plot reale Simulink - Andamento complessivo della scarica




Figura 5.27: Plot reale Simulink - Fase iniziale della conversione



Figura 5.28: Plot reale Simulink - Ripple di Vout e Ibatt alla commutazione




Figura 5.29: Plot reale Simulink - Tensione del nodo centrale del Boost e Vsense




Figura 5.30: Plot reale Simulink - Inserimento del Dead time




Figura 5.31: Plot reale Simulink - Attivazione dell'Overvoltage Protection

## 5.5 Simulazione del circuito reale in LT Spice

L'ultimo modello simulato del convertitore, corrispondente al circuito reale definitivo, è stato poi implementato anche in LT Spice. Lo schematico complessivo viene riportato in Figura 5.32 e presenta le stesse modifiche effettuate nella precedente versione Simulink. Il funzionamento delle varie sezioni viene descritto nei capitoli successivi.




Figura 5.32: Circuito reale LT Spice

### 5.5.1 Sezione di potenza (Boost)

La sezione di potenza è equivalente a quella implementata nella simulazione reale del Simulink. Nel circuito, la differenza sostanziale con la versione precedente è dovuta all'introduzione dei simboli reali dei componenti, aggiunti dalle librerie trovate on-line. Tuttavia, dato che non è stato possibile trovare in Internet nessun modello reale LT Spice che simuli la cella, il generatore di tensione V1 in realtà è ideale ed è impostato in modo tale da far scendere linearmente fino a zero la tensione nominale di 4.2V in 10ms.




Figura 5.33: Circuito reale LT Spice - Boost

### 5.5.2 Controllo isteretico di corrente (Current Sense)

Lo schema reale del controllo isteretico di corrente definito con LT Spice viene mostrato in Figura 5.34. Nell'immagine si possono notare i simboli dei nuovi amplificatori e comparatori utilizzati: LTC6226 e LT1719. Tali dispositivi, necessitando di due differenti tensioni di alimentazione, sono collegati a due generatori impostati rispettivamente a 10V e a 5V. Il funzionamento dell'intera sezione rimane uguale a quello del Capitolo 5.4.2, con le stesse soglie di isteresi definite precedentemente.




Figura 5.34: Circuito reale LT Spice - Current Sense

### 5.5.3 Inserimento del tempo morto (Dead Time)

Anche il circuito di inserimento del tempo morto, riportato in Figura 5.35, è molto simile a quello descritto nel Capitolo 5.4.3. A differenza del precedente, però, le porte logiche NOT vengono sostituite da 2 NAND reali (SN74AHC1G00 [14]), che in simulazione introducono lo stesso ritardo fornito dalle AND (SN74AHC1G08 [15]). La costante di tempo del condensatore con cui si fissa il Dead Time rimane invariata.




Figura 5.35: Circuito reale LT Spice - Dead Time

### 5.5.4 Disabilitazione della commutazione (Disabilitation)

La sezione di disabilitazione della commutazione mostrata in Figura 5.36 è realizzata nello stesso identico modo presentato nel Capitolo 5.4.4, adoperando però in questo caso i simboli delle AND reali (SN74AHC1G08).




Figura 5.36: Circuito reale LT Spice - Disabilitation

### 5.5.5 Pilotaggio dei GaN HEMT (Gate Driver)

In Figura 5.37 vengono riportati i Gate Driver reali che controllano le commutazioni nei due canali del Boost. L'integrato scelto è l'LMG1205 [16], realizzato su misura per il pilotaggio di transistor in GaN. Esso viene configurato con gli stessi componenti consigliati nelle application notes del datasheet, ovvero 4 resistori di uscita da  $0.47\Omega$ , 1 condensatore di Bootstrap da  $0.05\mu\text{F}$  e 1 condensatore collegato a Vdd da  $1\mu\text{F}$ .




Figura 5.37: Circuito reale LT Spice - Gate Driver

### 5.5.6 Regolatore di tensione (Overvoltage Protection)

Il circuito relativo alla protezione dalle sovratensioni, illustrato in Figura 5.38, è la stessa identica copia dello schema implementato nel Capitolo 5.4.6, in cui vengono semplicemente aggiunti i simboli reali relativi ad amplificatore e comparatore.




Figura 5.38: Circuito reale LT Spice - Regolatore di tensione

### 5.5.7 Analisi dei risultati ottenuti

Gli andamenti ottenuti da questa simulazione reale in LT Spice vengono raffigurati di seguito. Anche in questo caso, come mostrato nella Figura 5.39, si può osservare che le curve delle tensioni e delle correnti in ingresso e in uscita dal convertitore sono coerenti con le forme d'onda risultanti da tutte le altre simulazioni effettuate. L'andamento della  $V_{out}$  torna a decadere verso zero durante l'assorbimento di corrente, per via del generatore di tensione ideale V1 inserito. Dalle Figure 5.40 e 5.41 risaltano ancora una volta gli effetti dei parassiti aggiunti ai condensatori di uscita e agli induttori, che causano degli spike di tensione e corrente durante le commutazioni. Dalle forme d'onda, la frequenza di switching che risulta arriva di nuovo ad un massimo di 420kHz intorno ai  $60\mu s$ . In Figura 5.42, vengono poi mostrate le curve relative alla

tensione sul nodo centrale del primo canale del Boost e alla tensione di "Sensing" amplificata. La riduzione della tensione al centro dell'andamento dell'HS1 è presente anche in questo grafico e ciò indica il corretto funzionamento del transistor di High Side e dei diodi di ricircolo. Per quanto riguarda le curve del Dead Time, rappresentate in Figura 5.43, risulta, come nell'equivalente simulazione in Simulink, un ritardo nella commutazione dei segnali di pilotaggio di circa 50ns. Infine, le Figure 5.44 e 5.45, riportano gli andamenti delle tensioni e delle correnti all'attivazione dell'Overvoltage Protection quando il carico viene impostato a  $100\Omega$ . Come si può notare dall'osservazione di entrambe le immagini, superata la soglia, nonostante la corrente inizi a diminuire come dovrebbe, essa giunge ad un punto in cui schizza inspiegabilmente a valori negativi elevati. Questo difetto di simulazione potrebbe essere dovuto ad errori di convergenza introdotti da amplificatori e comparatori. Tuttavia, nel comportamento reale del convertitore questo fenomeno non si verifica e l'andamento previsto all'attivazione della protezione dalle sovratensioni è quello riportato nella precedente Figura 5.31.




Figura 5.39: Plot reale LT Spice - Andamento complessivo della scarica




Figura 5.40: Plot reale LT Spice - Fase iniziale della conversione




Figura 5.41: Plot reale LT Spice - Ripple di Vout e Ibatt alla commutazione




Figura 5.42: Plot reale LT Spice - Tensione del nodo centrale del Boost e Vsense




Figura 5.43: Plot reale LT Spice - Inserimento del Dead time




Figura 5.44: Plot reale LT Spice - Attivazione dell'Overvoltage Protection



Figura 5.45: Plot reale LT Spice - Zoom sull'errore dell'Overvoltage Protection

# Capitolo 6

## Valutazioni termiche

### 6.1 Teoria dei circuiti termici

Per garantire il corretto funzionamento del convertitore risulta di fondamentale importanza effettuare considerazioni termiche, in modo tale da poter intervenire efficacemente nella dissipazione del calore, per permettere ai dispositivi di potenza di operare entro specifici range di temperatura consentiti e mantenere prestazioni di lavoro ottimali. La potenza che viene dissipata da un singolo componente elettronico si ottiene dalla formula:

$$P_d = \frac{1}{T} \int_0^T v(t)i(t)dt \quad [W] \quad (6.1)$$

Dove  $v(t)$  e  $i(t)$  indicano rispettivamente la tensione e la corrente in funzione del tempo, mentre  $T$  rappresenta il periodo del segnale considerato. Una volta ricavato il valore di  $P_d$  occorre fare in modo che la temperatura di giunzione  $T_j$  del dispositivo considerato non superi i limiti definiti nel datasheet per non compromettere il funzionamento del componente. La temperatura  $T_j$  è definita dalla seguente equazione:

$$T_j = T_a + R_{th(J-A)}P_d \quad (6.2)$$

Nell'equazione,  $T_a$  è la temperatura dell'ambiente circostante, mentre  $R_{th(J-A)}$  è la resistenza termica tra la giunzione e l'ambiente. Osservando la formula, è facile ricavare l'analogia esistente tra un circuito termico e un circuito elettrico sostituendo alla potenza dissipata l'intensità della corrente, alla temperatura la tensione e alle resistenze termiche le resistenze elettriche. Per cui, qualsiasi considerazione termica può essere fatta partendo dal circuito riportato in Figura 6.1.




Figura 6.1: Schema base di un circuito termico generico

Il valore della resistenza termica giunzione-ambiente  $R_{th(J-A)}$  è ottenuto poi dalla somma di diversi contributi [17]:

$$R_{th(J-A)} = R_{th(J-C)} + R_{th(C-H)} + R_{th(H-A)} \quad (6.3)$$

Dove:

- $R_{th(J-C)}$  è la resistenza termica “Junction to Case” e indica la resistenza termica tra il silicio ed il contenitore. Questa resistenza varia in funzione del tipo di materiale utilizzato per il contenitore, dalla sua superficie e se c'è un isolante interno tra silicio e contenitore in caso di contenitore metallico.
- $R_{th(C-H)}$  è la resistenza termica “Case to Heat Sink” e indica la resistenza termica tra il contenitore del componente e il dissipatore. Questa resistenza termica varia in funzione di come viene installato il dispositivo sul dissipatore e dalla bontà del contatto tra le due superfici. È possibile agire sul valore della resistenza termica scegliendo una tra le seguenti tipologie di installazione:
  - A secco: le due superfici, quella del contenitore e quella del dissipatore, sono a contatto tra loro.
  - Con isolante (mica): tra le due superfici, quella del contenitore e quella del dissipatore, è inserito un isolante di mica nei casi in cui la superficie del contenitore sia il contatto di uscita del componente e non la massa.
  - Con pasta termica: le due superfici, quella del contenitore e quella del dissipatore, sono a contatto tra loro, ma viene inserita una pasta termica che riduce la resistenza termica.
  - Con pasta termica e isolante: le due superfici, quella del contenitore e quella del dissipatore, non sono in contatto tra loro, viene inserito

un isolante di mica e viene inserita una pasta termica che riduce la resistenza termica.

- $R_{th(H-A)}$  è la resistenza termica del dissipatore e indica quanto, per convezione, il dissipatore riesce a irradiare calore verso l'ambiente esterno. Varia con le dimensioni del dissipatore, in che modo è montato sulla scheda se in posizione orizzontale o verticale. Più grande saranno le dimensioni del dissipatore, più piccola sarà la sua resistenza termica. Questo contributo è il valore da calcolare per la scelta del dissipatore.

Pertanto, il circuito precedente riportato in Figura 6.1 diventa quello mostrato in Figura 6.2.




Figura 6.2: Schema di un circuito termico con separazione dei 3 contributi resistivi

Effettuando delle valutazioni termiche sul convertitore progettato nel Capitolo 5.5, si possono facilmente individuare 2 tipi di componenti con dissipazioni potenzialmente rischiose rispetto agli altri. Questi tipi di dispositivi sono i 4 transistor in GaN e i 4 diodi di potenza posti in parallelo ad essi. Nelle sezioni successive vengono dunque mostrati i calcoli che portano a scegliere se utilizzare o meno un dissipatore per far lavorare i dispositivi ad una temperatura di giunzione adeguata.

## 6.2 Circuito dissipativo dei transistor in GaN

La potenza dissipata dai 4 GaN HEMT (EPC2088), dipende da diversi fattori. La formula generale, derivata dall'Eq. 6.1, è la seguente:

$$P_d = \frac{1}{T} \int_0^{t_1} (R_{DS(on)} \cdot I_D) \cdot I_D dt = I_D^2 \cdot R_{DS(on)} \cdot t_1 \cdot f \quad (6.4)$$

Dove  $I_D$  è la corrente di Drain che scorre mediamente sul singolo transistor (circa 40A),  $R_{DS(on)}$  è la resistenza del componente quando questo è attivo (3.2mΩ dal datasheet),  $t_1$  è il tempo all'interno del periodo in cui esso rimane in conduzione e  $f$  è la frequenza di switching (420kHz). Per cui, tale equazione può essere particolarizzata per ricavare le potenze dissipate dei transistori di High Side (Q1-Q3) e Low Side (Q2-Q4):

$$P_{d(H)} = 40^2 \cdot 3.2 \cdot 10^{-3} \cdot 1.8 \cdot 10^{-6} \cdot 420 \cdot 10^3 = 3.87W \simeq 4W \quad (6.5)$$

$$P_{d(L)} = 40^2 \cdot 3.2 \cdot 10^{-3} \cdot 0.46 \cdot 10^{-6} \cdot 420 \cdot 10^3 = 0.989W \simeq 1W \quad (6.6)$$

Una volta determinate le potenze, si ricavano le resistenze termiche giunzione-case  $R_{th(J-C)}$  e case-dissipatore  $R_{th(C-H)}$ . Il valore della prima di queste resistenze viene riportato direttamente nel datasheet e, nel caso degli EPC2088, esso corrisponde a 0.5°C/W. La resistenza case-dissipatore, invece, dipendendo dal tipo e dalle dimensioni del pad termico adoperato, viene calcolata tramite la seguente formula:

$$R_{th(C-H)} = \frac{d}{\lambda \cdot A} \quad (6.7)$$

Dove  $d$  rappresenta lo spessore dello strato conduttivo,  $\lambda$  è la conducibilità termica del materiale interposto e  $A$  è l'area totale che esso ricopre. Pertanto, utilizzando il pad TG-A1780 [18] da 0.5mm e adattandolo alle dimensioni del case del GaN HEMT, si ottiene:

$$R_{th(C-H)} = \frac{0.5 \cdot 10^{-3}}{17.8 \cdot (3.5 \cdot 10^{-3} \cdot 1.95 \cdot 10^{-3})} = 4.116 \simeq 4.2^\circ C/W \quad (6.8)$$

Dopodiché, si passa a dimensionare la resistenza termica tra dissipatore e ambiente, ipotizzando di far lavorare i dispositivi in GaN entro un range di temperatura di giunzione compreso tra 0 e 100°C. Per ricavare il valore minimo del contributo resistivo che deve avere il dissipatore, si considera il circuito termico illustrato in Figura 6.3. I calcoli teorici mediante i quali viene sovrastimata la  $R_{th(H-A)}$ , sono i seguenti:

$$\begin{aligned} T_{H(max)} &= T_{J(Q1-Q3)} - P_{d(Q1-Q3)} \cdot (R_{th(J-C)(Q1-Q3)} \cdot R_{th(C-H)(Q1-Q3)}) \\ &= 100^\circ C - 4W \cdot (0.5^\circ C/W \cdot 4.2^\circ C/W) = 81.2^\circ C \end{aligned} \quad (6.9)$$

$$R_{th(H-A)} = \frac{T_{H(max)} - T_a}{P_{d(Q1)} + P_{d(Q2)} + P_{d(Q3)} + P_{d(Q4)}} = \frac{81.2^{\circ}C - 35^{\circ}C}{4W + 1W + 4W + 1W} \quad (6.10)$$

$$= 4.62^{\circ}C/W$$

Per restare all'interno del range di temperatura considerato, il dissipatore da selezionare dovrà dunque avere, in aria libera o con ventilazione artificiale forzata, una resistenza termica uguale o minore di  $4.62^{\circ}C/W$ . Nella simulazione mostrata in Figura 6.3 è stato inserito un valore di  $4.3^{\circ}C/W$ , appartenente al dissipatore 567-45AB [19] consigliato da EPC. Con questo dispositivo si ottiene una temperatura massima di giunzione di circa  $96^{\circ}C$  nei transistor di High Side.




Figura 6.3: Circuito dissipativo dei transistor in GaN

## 6.3 Circuito dissipativo dei diodi di potenza

Per quanto riguarda la dissipazione di potenza dei 4 diodi di ricircolo, occorre tenere presente che quelli in parallelo ai 2 transistor di Low Side, non conducono praticamente mai e servono solamente a far passare la corrente dovuta agli spike causati dagli elementi parassiti. I diodi di potenza in parallelo ai 2 transistor di High Side, invece, entrano in conduzione per ben 2 volte all'interno del periodo, precisamente durante gli intervalli di Dead Time, come si può notare dai grafici della precedente Figura 5.42, quelli relativi alla tensione del nodo centrale del canale del Boost. Per cui, la formula della potenza da considerare per questi dispositivi è la seguente:

$$P_d = \frac{2}{T} \int_0^{t_{dead}} V_F \cdot I_A dt = 2 \cdot I_A \cdot V_F \cdot t_{dead} \cdot f \quad (6.11)$$

Dove  $I_A$  è la corrente media che scorre sul diodo (circa 40A),  $V_F$  è la tensione di polarizzazione diretta presente su di esso (circa 1.15V, valore ricavato dalla differenza di tensione nella riduzione al centro dell'andamento in Figura 5.42),  $t_{dead}$  è il tempo morto (50ns) e  $f$  è la frequenza di switching (420kHz). Andando a particularizzare l'equazione con i valori ricavati, si ottiene:

$$P_d = 2 \cdot 40 \cdot 1.15 \cdot 50 \cdot 10^{-9} \cdot 420 \cdot 10^3 = 1.932W \simeq 2W \quad (6.12)$$

In questo caso poi, la sola resistenza che viene considerata nella valutazione termica effettuata è quella complessiva tra giunzione e ambiente, perché è l'unica riportata nel datasheet del singolo componente. La  $R_{th(J-A)}$  ha un valore di  $50^\circ C/W$ , che è già di per se molto elevato. Tuttavia, dato che il limite di temperatura massima di giunzione dei diodi  $T_{J(max)}$  indicato nel datasheet è di  $175^\circ C$ , è stato scelto di non adoperare un dissipatore per disperdere il calore. Il circuito dissipativo è quindi quello mostrato in Figura 6.4. La  $T_{J(max)}$  nei 2 rami dei diodi in parallelo ai transistor di High Side assume il seguente valore massimo:

$$T_{J(max)} = T_A + P_{d(D1-D3)} \cdot R_{th(J-A)(D1-D3)} = 35^\circ C + 2W \cdot 50^\circ C/W = 135^\circ C \quad (6.13)$$

Una tale temperatura, seppur molto alta, resta comunque al di sotto del limite massimo oltre il quale il funzionamento dei diodi non è assicurato.




Figura 6.4: Circuito dissipativo dei diodi di potenza

# Capitolo 7

## Realizzazione del circuito su PCB

### 7.1 Schema elettrico

Per arrivare alla realizzazione completa del PCB la prima operazione compiuta è stata quella di ricreare in Kicad, attraverso l'apposito editor presente all'interno del software, il disegno dello schematico dell'ultimo circuito reale simulato con LT Spice. Inoltre, a tale modello, sono stati aggiunti alcuni condensatori di filtro, sia in ingresso che in uscita, per aumentare la stabilità dei segnali ed è stata predisposta una sezione di Power Supply, la quale, a partire dai 24V forniti esternamente genera due linee di alimentazione a 5V e a 9V (sostituisce quella da 10V della simulazione). In Figura 7.1 vengono riportate tutte le pagine dello schema circuitale ultimato, organizzate in base allo scopo delle varie parti inserite. Il documento è strutturato nel modo seguente. Nella prima pagina (Title) viene visualizzato il titolo del progetto, insieme ad un indice che menziona tutte le macro-aree in cui viene suddiviso il file. Nel foglio successivo (Main) viene riportata la sezione di potenza del convertitore (Figura 7.2), i due Gate Driver utilizzati (Figura 7.3) e tutti i condensatori di input e di output (Figura 7.4). Nella terza pagina (Power Supply) compaiono i test point della scheda e le sezioni relative alla conversione della tensione di alimentazione fornita esternamente per la parte di controllo (Figura 7.5). Nel quarto foglio (Control) sono invece posizionati i circuiti di Current Sense (Figura 7.6), di Dead Time (Figura 7.7) e di Overvoltage Protection (Figura 7.8), insieme a dei partitori che costituiscono precise tensioni di riferimento. Nella quinta pagina (Silkscreen&Fiducials) vengono poi stampate tutte le scritte e i loghi da apporre sulla superficie della board e vengono inserite le piazzole che permettono la calibrazione della macchina di Pick&Place nella fase di fissaggio dei componenti del PCB (Fiducials). Infine, l'ultima pagina (Revision History) mostra la parte dedicata a possibili revisioni del progetto.

## Capitolo 7 Realizzazione del circuito su PCB



Figura 7.1: Progetto completo realizzato in Kicad

Capitolo 7 Realizzazione del circuito su PCB




Figura 7.2: Schematico Kicad - Boost





Figura 7.3: Schematico Kicad - Gate Driver

## Capitolo 7 Realizzazione del circuito su PCB




Figura 7.4: Schematico Kicad - Condensatori di input e di output




Figura 7.5: Schematico Kicad - Sezione di alimentazione






Figura 7.8: Schematico Kicad - Overvoltage Protection e tensioni di riferimento

## 7.2 Layout del circuito

Una volta completato lo schematico, sono stati disegnati, o scaricati da internet, i relativi footprint da associare ad ogni componente presente nel circuito. Oltre a questi, sono state poi caricate nel progetto Kicad anche le librerie dei modelli 3D di ciascun dispositivo. Dopo aver eseguito queste operazioni, è iniziata la progettazione del layout, sistemando i footprint sia sul piano superiore (Front) che su quello inferiore (Back), in modo tale da raggrupparli in zone relative alla sezione circuitale di cui fanno parte e semplificare così la successiva fase di sbroglio. Nel posizionamento dei footprint è stata fatta particolare attenzione a separare per bene la parte di potenza (distribuita al centro) da quella di controllo (posta di lato), dato che possono facilmente comparire interferenze significative e segnali di disturbo elevati a causa delle alte frequenze operative del circuito. Dopodiché sono stati delimitati i margini della scheda e di conseguenza sono state tracciate le piste che connettono tra loro tutti i componenti. Per facilitare i collegamenti e ridurre la loro lunghezza complessiva, sono stati predisposti 4 layer intermedi tra la superficie e il fondo della board. In questo modo le piste si interlacciano tra i vari strati riducendo notevolmente lo spazio orizzontale occupato e portando dunque la scheda ad avere le dimensioni effettive di 110mm in lunghezza e 100mm in larghezza. Inoltre, l'uso di molteplici "via" (inseriti verticalmente tra i vari layer) permette di aumentare l'area totale dei piani di conduzione destinati ad ospitare correnti elevate e questo consente di dissipare in modo più efficace la potenza totale del convertitore. In Figura 7.9 viene mostrata la struttura finale dei 6 layer progettati, mentre in Figura 7.10 viene visualizzato il modello 3D della board con tutti i componenti montati.







Figura 7.9: Layout finale dei 6 layer della scheda



(a)



(b)



(c)

Figura 7.10: Modello 3D del convertitore

# Capitolo 8

## Test e prove della scheda

### 8.1 Collaudo e verifiche preliminari

Dopo aver completato definitivamente la parte di progettazione del layout, il modello della scheda ottenuto è stato mandato in produzione e la board fisica è stata fabbricata in circa 2 settimane. In Figura 8.1a e in Figura 8.1b vengono mostrati i due lati, superiore e inferiore, della LOC425.



Figura 8.1: LOC425 - Vista frontale e posteriore

Complessivamente sono state prodotte quattro schede di questo tipo (complete di componenti) e una senza dispositivi montati. Quest'ultima è servita per la primissima fase di collaudo, consistente nella verifica della corretta connessione di tutte le piste e i footprint presenti sulla scheda. Tramite questa operazione è stata trovata fin da subito un'irregolarità nel PCB. Infatti, dopo aver effettuato un breve controllo con il tester, è stato individuato un primo cortocircuito nella sezione relativa all'alimentazione. Poiché, inizialmente, non si riusciva

ad individuare con precisione l'area del corto, nemmeno con l'aiuto di una termocamera, è stato cercato il possibile errore di progettazione riesaminando i Gerber. Dall'analisi di questi file è stato poi compreso che la causa del cortocircuito era dovuta in realtà ad un difetto di stampa della scheda. I produttori avevano infatti interpretato erroneamente la definizione dei quattro fori passanti destinati all'ancoraggio del convertitore, metallizzando per sbaglio l'interno di ciascun foro e cortocircuitando così tutti e sei gli strati del PCB. Per superare questo difetto, i fori sono dunque stati allargati con il trapano al fine di rimuovere la parte conduttiva interna responsabile del cortocircuito. Una volta completato questo intervento, ogni pista ed ogni sezione della board risultava essere collegata nel modo previsto. La foto riportata nella Figura 8.2 mostra la versione della scheda priva dei componenti su cui è stato svolto questo test preliminare.




Figura 8.2: Scheda senza componenti su cui è stato effettuato il collaudo preliminare (fori di ancoraggio allargati per eliminare il cortocircuito presente)

## 8.2 Prove di funzionamento del convertitore

### 8.2.1 Descrizione del banco di prova

Per testare il funzionamento della LOC425, è stato allestito il banco di prova riportato in Figura 8.3.




Figura 8.3: Allestimento del banco di prova

Il banco è costituito dalla seguente strumentazione elettronica:

- un alimentatore RS PPRO RPE-2323
- un carico elettronico KIKUSUI PLZ1004W
- un alimentatore di potenza TDK-Lambda GEN60-55
- un oscilloscopio Teledyne LeCroy Wavesurfer 3024
- un multimetro Fluke 87 IV

Una volta collegati tutti gli strumenti, il procedimento per svolgere il test può essere riassunto in poche fasi. La prima operazione da compiere è quella di fornire l'alimentazione esterna alla scheda, portando in ingresso al connettore J1 una tensione costante di 24V tramite l'apposito strumento. L'alimentazione corretta di tutta la logica della board viene verificata dall'accensione dei 3 led D5, D7 e D8, che segnalano rispettivamente la presenza effettiva delle tensioni di 24V, 9V e 5V. Successivamente, viene avviato il carico elettronico, impostato in modalità Constant Resistance (CR) in modo tale da regolare la resistenza di uscita al valore desiderato. Infine, viene acceso l'alimentatore di potenza e viene regolato in modalità Preview (PREV), selezionando il valore di tensione da applicare all'ingresso del convertitore e fissando la soglia della corrente massima prelevabile. Compiute queste operazioni, si può far partire la prova premendo in successione il tasto LOAD sul carico elettronico e il tasto OUT presente sull'alimentatore di potenza. Durante il funzionamento del test, vengono poi adoperati multimetro e oscilloscopio per misurare determinate tensioni e acquisire gli andamenti dei segnali direttamente dai pin dei componenti o dai test point presenti sulla scheda.

### 8.2.2 Prova di funzionamento a potenza ridotta

Il test operativo preliminare della scheda è stato eseguito a bassa potenza, in modo da evitare di danneggiare irreparabilmente i componenti del sistema alla prima accensione. Per cui, prima di effettuare la prova, la board è stata modificata in modo da consentirle di assorbire una corrente minore dall'ingresso rispetto alla modalità di funzionamento standard. Per farlo, è stata saldata sulla scheda una resistenza da  $383\Omega$  (R42) in parallelo alla R45 dello schematico del Kicad (corrispondente alla R37 del circuito in LT Spice), come mostrato in Figura 8.4.




Figura 8.4: Aggiunta della resistenza R42 in parallelo alla R37 per modificare il riferimento di tensione Vth

La resistenza in parallelo fa in modo che il riferimento di tensione Vth si riduca, abbassando così il valore della corrente massima prelevabile. Infatti, la resistenza  $R_p$  di partizione, diventa:

$$R_p = \frac{R37 \cdot R42}{R37 + R42} = \frac{825\Omega \cdot 383\Omega}{825\Omega + 383\Omega} \simeq 261.6\Omega \quad (8.1)$$

Con tale valore, in proporzione a quanto si otteneva precedentemente, risulta la seguente quantità di corrente assorbibile dall'ingresso:

$$80A : 825\Omega = I_{batt} : 261.6\Omega \quad \rightarrow \quad I_{batt} = \frac{80A \cdot 261.6\Omega}{825\Omega} \simeq 25.4A \quad (8.2)$$

Una volta eseguita la prova, però, il massimo valore di corrente che è stato possibile prelevare dall'alimentazione non ha mai superato i 9.9A, pur cambiando e provando diversi valori di resistenza di carico (senza salire sopra i 60Ω, valore oltre il quale si attiva l'Overvoltage protection). Inoltre, tale massimo di corrente veniva raggiunto quando la tensione di ingresso andava di gran lunga al di sotto del valore nominale. In Figura 8.5 e in Figura 8.6 vengono riportate due foto che illustrano i risultati di questo primo test.



Figura 8.5: Prima prova di funzionamento con 4.2V in ingresso




Figura 8.6: Prima prova di funzionamento con circa 2.5V in ingresso

La prima immagine mostra come il convertitore, collegato ad un carico di  $55\Omega$  e alimentato con una tensione pari a  $4.2V$ , riesca a prelevare dall'ingresso un massimo di  $5.9A$ . La seconda immagine, invece, mette in evidenza l'assorbimento massimo di corrente raggiunto quando la tensione dell'alimentatore di potenza è ridotta a circa  $2.5V$ . Per cercare di capire quale fosse la causa di questo malfunzionamento, è stato utilizzato l'oscilloscopio per analizzare nel dettaglio gli andamenti delle forme d'onda del circuito. I segnali acquisiti con l'oscilloscopio vengono mostrati nelle Figure 8.7-8.12. Osservando attentamente le immagini, si può notare in primis che la tensione di "Sensing", prelevata tra l'uscita dell'amplificatore e massa, ha una forma d'onda molto rumorosa e distorta, lontana dall'andamento triangolare ideale (Figura 8.8). Le interferenze che si creano sono dovute, infatti, alla presenza di elevati parassitismi ai capi della resistenza di Shunt, i quali producono degli spike di tensione in grado di sdoppiare gli impulsi di controllo e di far riattivare improvvisamente la commutazione in determinati istanti. Per questo, la frequenza di switching o il periodo risultano molto indefiniti e non è possibile determinare tali parametri con estrema precisione. Inoltre, sempre per l'effetto dei parassiti, il segnale in uscita dalla NAND, destinato al pilotaggio dell'High Side, resta alto a  $5V$  per un tempo così breve da non permettere al condensatore che aggiunge il Dead Time di caricarsi a dovere ed oltrepassare la soglia di tensione intermedia necessaria a far scattare la commutazione (Figura 8.9). Pertanto, dall'andamento complessivo della PWM, riportato in Figura 8.12, si osserva che il segnale di controllo dell'High Side resta a zero per tutto il periodo. I transistor superiori di ciascun canale, quindi, non entrano mai in conduzione e tutta la corrente che dovrebbe scorrere su quei rami, passa in realtà sui diodi di ricircolo posti in parallelo ai GaN HEMT. Per questo motivo, quei diodi, durante la prova, raggiungevano alte temperature. L'effetto della totale disattivazione dell'High Side si può notare anche in Figura 8.7, dove la forma d'onda della tensione sul nodo centrale del primo canale, durante la fase di scaricamento dell'induttore, resta costante e non si riduce di una quantità pari al valore di soglia dei diodi.




Figura 8.7: Andamento della tensione presente tra il nodo centrale del primo canale e massa [Scala:  $20V/div$  -  $500ns/div$ ]




Figura 8.8: Andamento della tensione di "Sensing" prelevata tra l'uscita dell'amplificatore e massa [Scala: 200mV/div - 500ns/div]




Figura 8.9: Andamento di carica del condensatore (in verde) che aggiunge il Dead Time (per il controllo dell'High Side) al segnale invertito uscente dal comparatore (in celeste) [Scala: 2V/div - 200ns/div]




Figura 8.10: Andamento di carica del condensatore (in verde) che aggiunge il Dead Time (per il controllo del Low Side) al segnale non invertito uscente dal comparatore (in celeste) [Scala: 2V/div - 200ns/div]




Figura 8.11: Confronto tra gli andamenti di carica dei condensatori che aggiungono il Dead Time per il controllo dell'High Side (in verde) e del Low Side (in celeste) [Scala: 2V/div - 200ns/div]




Figura 8.12: Confronto tra gli andamenti delle due PWM che controllano il Low Side (in verde) e l'High Side (in celeste), dopo l'aggiunta del Dead Time [Scala: 2V/div - 200ns/div]

### 8.2.3 Considerazioni sui parassiti e modifiche on-board

Il motivo della riduzione dell'assorbimento di corrente rispetto al valore previsto è quindi attribuito, in parte, all'elevato valore dei parassiti. Infatti, nel datasheet delle resistenze di Shunt viene segnalata la presenza di un'induttanza parassita in serie al singolo componente di cui non era stato tenuto conto. Tale induttanza ha un valore indefinito, ma che è comunque compreso tra 0 e 2nH. Per effetto delle commutazioni ad alte frequenze, dunque, le resistenze dalle quali viene effettuato il "Sensing" della corrente devono essere necessariamente considerate come delle vere e proprie impedenze, definite dalla formula:

$$Z = R + jX = R + j\omega L_p \quad (8.3)$$

Dato che la massima frequenza di switching arriva a circa 420kHz, la parte immaginaria dell'impedenza, ovvero la reattanza X, assume nel caso peggiore ( $L_p = 2\text{nH}$ ), un valore pari a:

$$X = \omega L_p \simeq 2\pi \cdot 420\text{kHz} \cdot 2\text{nH} \simeq 5.28\text{m}\Omega \quad (8.4)$$

Per cui viene aggiunto un contributo resistivo non indifferente alla parte reale dello Shunt. Questo aumenta inevitabilmente (per la legge di Ohm) la tensione di "Sensing", ma dato che il riferimento di tensione  $V_{th}$  rimane lo stesso, tale fenomeno fa in modo che la corrente che scorre sui due induttori del Boost sia molto minore di quella attesa (25.4A). Al fine di ridurre l'effetto di questi parassitismi e di ripristinare il funzionamento dell'High Side, sono state perciò effettuate delle modifiche sulla scheda, saldando direttamente alcuni componenti sul circuito stampato. In particolare, nella sezione del Current Sense, sono stati aggiunti 4 condensatori da 470pF in parallelo alle resistenze da 10k $\Omega$  degli amplificatori (R3, R4, R7 e R8 nel circuito reale LT Spice) e un condensatore da 100pF all'uscita del comparatore del primo canale, come mostrato in Figura 8.13. Tali dispositivi fungono da filtro contro i disturbi che distorcono le forme d'onda durante il "Sensing" della corrente. E' stato scelto di applicare il condensatore da 100pF solamente al primo canale, perché era quello tra i due che presentava un rumore maggiore negli andamenti della PWM. Il rumore in più generato nel canale 1, rispetto a quello del canale 2, è dovuto probabilmente alla disposizione delle piste nel layout della scheda, sulle quali vengono a crearsi accoppiamenti elettromagnetici indesiderati.




Figura 8.13: Aggiunta di condensatori di filtro nella sezione di Current Sense

## 8.2.4 Effetto dei punti di prelievo del "Sensing"

Un altro motivo che influenza il mancato raggiungimento del livello atteso di corrente da prelevare è dovuto, inoltre, alla modalità con cui viene effettuato il "Sensing" all'interno del circuito della scheda. Infatti, il valore dello Shunt, definito normalmente ad  $1m\Omega$ , risulta tanto più grande quanto maggiore è la distanza del resistore rispetto allo stadio di amplificazione del Current Sense. Questo perché nel calcolo del valore complessivo della resistenza occorre anche tenere conto del contributo resistivo aggiunto dalle piste e dai via che collegano lo Shunt all'ingresso dell'amplificatore. Volendo determinare l'incidenza di questo fenomeno sul funzionamento dell'intero convertitore, è stata svolta una prova di misurazione del "Sensing" in due diversi punti della board. A scheda completamente spenta, è stata dunque fatta scorrere, separatamente, per ognuno dei canali, una corrente di 10A tra i test point TP1-TP3 e TP1-TP5 riportati nello schematico Kicad in Figura 7.2. In questo modo la tensione misurata con un multimetro direttamente sullo Shunt avrebbe dovuto fornire una tensione pari a:

$$V_{meas} = R_{shunt} \cdot I_{in} = 1m\Omega \cdot 10A = 10mV \quad (8.5)$$

Prelevando, invece, la tensione ai capi delle resistenze R15-R19 e R24-R28, mostrate in Figura 7.6, per l'aumento resistivo introdotto dalle connessioni presenti sul layout, la tensione visualizzata sullo strumento avrebbe dovuto

essere maggiore. Il test ha prodotto i seguenti risultati:

$$\text{Canale 1 : } V_{Shunt1} \simeq 10.54mV \rightarrow V_{R15-R19} \simeq 20.05mV \quad (8.6)$$

$$\text{Canale 2 : } V_{Shunt2} \simeq 10.27mV \rightarrow V_{R24-R28} \simeq 17.28mV \quad (8.7)$$

In Figura 8.14 vengono riportate le immagini relative alle misurazioni effettuate nel primo canale.




Figura 8.14: Differenze tra le misurazioni delle tensioni di "Sensing" eseguite nel canale 1 direttamente sullo Shunt o all'ingresso dello stadio di amplificazione

Dal rapporto tra le tensioni prelevate nei due punti è possibile quindi ricavare il vero valore della resistenza vista all'ingresso dello stadio di amplificazione:

$$\text{Canale 1 : } R_{Sense1} = R_{Shunt} \frac{V_{R15-R19}}{V_{Shunt1}} = 1m\Omega \frac{20.05mV}{10.54mV} \simeq 1.9mV \quad (8.8)$$

$$\text{Canale 2 : } R_{Sense2} = R_{Shunt} \frac{V_{R24-R28}}{V_{Shunt2}} = 1m\Omega \frac{17.28mV}{10.27mV} \simeq 1.68mV \quad (8.9)$$

Per cui, in linea teorica, è come se le resistenze R1 e R2 dello schematico Kicad in Figura 7.2 acquisissero nuovi valori, molto più grandi rispetto ai precedenti. Considerando uno stesso riferimento di tensione  $V_{th}$  per i comparatori, ma lavorando con tensioni di "Sensing" maggiori, nella modalità di funzionamento standard del convertitore, questo effetto fa in modo che la corrente totale assorbita dall'ingresso sia nettamente inferiore agli 80A ipotizzati. In proporzione, infatti, se per ogni canale con  $1m\Omega$  si riusciva a prelevare 40A, con le nuove

resistenze si ottengono le seguenti correnti:

$$\text{Canale 1: } I_{\text{Canale 1}} = 40A \frac{1mV}{1.9mV} \simeq 21.05A \quad (8.10)$$

$$\text{Canale 2: } I_{\text{Canale 2}} = 40A \frac{1mV}{1.68mV} \simeq 23.81A \quad (8.11)$$

Pertanto, la corrente complessiva assorbita dalla cella risulta pari a:

$$I_{\text{batt}} = I_{\text{Canale 1}} + I_{\text{Canale 2}} = 21.05A + 23.81A = 44.86A \quad (8.12)$$

### 8.2.5 Prova di funzionamento standard

Dopo aver inserito i condensatori di filtro ed aver valutato gli effetti del punto di prelievo della tensione sullo Shunt, è stato ripetuto il test del convertitore in modalità di funzionamento standard, ripristinando il riferimento di tensione iniziale (dissaldando la resistenza da  $383\Omega$  che era stata aggiunta) e posizionando il dissipatore al di sopra dei transistor in GaN. In realtà, la scheda, che da progetto avrebbe dovuto assorbire con continuità  $80A$  dall'ingresso, sarebbe riuscita a prelevare solamente un massimo di corrente pari a  $55A$ , a causa dei limiti costruttivi dell'amplificatore di potenza, e tale quantità non sarebbe comunque stata sufficiente per far iniziare la conversione perché le soglie di isteresi sono impostate a valori più alti. Tuttavia, per le considerazioni fatte nel Capitolo 8.2.4, il valore medio della corrente di ingresso si stabilizza attorno ai  $44.86A$ . In Figura 8.15 viene illustrato il risultato del test.



Figura 8.15: Prova di funzionamento standard con filtri e dissipatore

La corrente sul display dell'alimentatore di potenza durante il processo di conversione assume dunque un valore molto simile a quello previsto (45.3A). Andando ad osservare con attenzione le forme d'onda acquisite con l'oscilloscopio (mostrate nelle Figure 8.16-8.21), si può notare un netto miglioramento delle curve in confronto ai segnali ottenuti nella prova precedente. L'andamento della tensione di "Sensing", rappresentato in Figura 8.17, appare molto più triangolare e meno distorto rispetto a quello della Figura 8.8, ed esso ha anche un valore medio pressoché coincidente al riferimento di tensione  $V_{th}$  impostato (381mV). Inoltre, l'effetto dei filtri fa sì che il condensatore che aggiunge il Dead Time riesca a caricarsi in un tempo tale da permettere alla tensione di oltrepassare la soglia intermedia necessaria a far scattare la commutazione (Figura 8.18). Per cui, in questo caso, come mostrato in Figura 8.21, l'High Side entra in conduzione. Il corretto funzionamento dell'High Side viene anche confermato dalla forma d'onda della tensione presente sul nodo centrale del primo canale (Figura 8.16), dalla quale si possono distinguere chiaramente i due istanti laterali, a tensione pari a quella di uscita, in cui la corrente passa tutta sul diodo di ricircolo e l'istante centrale in cui invece la corrente scorre sul GaN HEMT, abbassando la tensione del nodo di una quantità pari al valore di soglia del diodo.




Figura 8.16: Andamento della tensione presente tra il nodo centrale del primo canale e massa [Scala: 20V/div - 2 $\mu$ s/div]




Figura 8.17: Andamento della tensione di "Sensing" prelevata tra l'uscita dell'amplificatore e massa [Scala: 200mV/div - 500ns/div]




Figura 8.18: Andamento di carica del condensatore (in verde) che aggiunge il Dead Time (per il controllo dell'High Side) al segnale invertito uscente dal comparatore (in celeste) [Scala: 2V/div - 200ns/div]




Figura 8.19: Andamento di carica del condensatore (in verde) che aggiunge il Dead Time (per il controllo del Low Side) al segnale non invertito uscente dal comparatore (in celeste) [Scala: 2V/div - 200ns/div]




Figura 8.20: Confronto tra gli andamenti di carica dei condensatori che aggiungono il Dead Time per il controllo dell'High Side (in verde) e del Low Side (in celeste) [Scala: 2V/div - 200ns/div]




Figura 8.21: Confronto tra gli andamenti delle due PWM che controllano il Low Side (in verde) e l'High Side (in celeste), dopo l'aggiunta del Dead Time [Scala: 2V/div - 200ns/div]

### 8.2.6 Test dell'Overvoltage Protection

Per testare l'attivazione della protezione dalle sovratensioni, invece, è stata ripetuta la prova aumentando il valore della resistenza di carico fino a circa 100Ω. Il risultato ottenuto dal test è riportato in Figura 8.22. Dall'immagine si può osservare come il valore medio della tensione di uscita rimanga fisso a 53.54V, mentre all'ingresso la quantità di corrente assorbita si riduce ad un valore di 7.38A. Questi valori coincidono esattamente con quelli ricavati dal grafico della simulazione del circuito reale in Simulink, mostrati precedentemente nella Figura 5.31.



Figura 8.22: Prova di funzionamento della protezione dalle sovratensioni

# Capitolo 9

## Conclusioni

La realizzazione di un primo prototipo funzionante di un convertitore DC-DC in tecnologia GaN per la scarica delle celle di batterie automotive è stata portata a termine con esito positivo. I risultati ottenuti nel Capitolo 5 tramite i software di progettazione elettronica (Simulink e LT Spice) sono stati coerenti con quelli ricavati tramite misurazione diretta, con oscilloscopio e multimetro, nelle successive fasi di testing della scheda, descritte dettagliatamente nel Capitolo 8. L'unica simulazione dalla quale non è stato possibile ricavare la forma d'onda prevista, a causa di problemi di convergenza introdotti dai modelli digitali di amplificatori e comparatori, è quella relativa all'attivazione della protezione dalle sovratensioni nello schematico reale LT Spice (Figure 5.44 e 5.45). Come dimostrato nel Capitolo 8.2.6, però, la quantità di corrente che si ottiene dal test pratico non si riduce a valori negativi elevati, ma segue l'andamento risultante dalla simulazione reale effettuata in Simulink (Figura 5.31). Le valutazioni termiche effettuate nel Capitolo 6 sono state utili per scegliere di applicare al convertitore un solo dissipatore (dimensionato a dovere secondo le formule opportune) posto al di sopra dei transistor in GaN, evitando quindi l'uso di un dispositivo di dissipazione ulteriore anche per i diodi di potenza. Lo sviluppo del layout in Kicad del PCB, commentato nel Capitolo 7, ha consentito poi di produrre una scheda elettronica piuttosto efficiente, nonostante la board, in modalità di funzionamento standard, non permetta di assorbire costantemente 80A, come previsto, a causa degli elevati parassitismi presenti nel circuito e dei contributi resistivi che modificano il valore degli Shunt. Tuttavia, tramite la LOC425 è comunque possibile prelevare dall'ingresso una corrente media di circa 45A, che nel complesso farebbe solamente allungare il tempo totale impiegato per scaricare la cella, senza pregiudicare l'intera funzionalità del sistema. Le prove pratiche hanno permesso dunque di ottenere degli ottimi spunti da cui ripartire con il proseguo del progetto, il quale necessita sicuramente di ulteriori revisioni prima di arrivare a una versione perfettamente funzionante.

## 9.1 Sviluppi futuri

La prima review del convertitore progettato è già in fase di sviluppo in Loccioni. Rispetto alla scheda descritta in questo elaborato, la LOC425.1 lavora in maniera differente. L'idea di realizzare il DC-DC Boost presentato, infatti, non era più sufficiente, dato che alcune richieste sopraggiunte da Northvolt solo in un secondo momento, hanno segnalato la necessità di scaricare del tutto la cella passando per tensioni negative. A quanto pare, con il sistema proposto in questa tesi non si avrebbe la certezza assoluta che la cella muoia definitivamente dopo la scarica perché potrebbero innescarsi dei processi che portano ad un'improvvisa risalita della tensione. Per cui, nella nuova versione riprogettata, prima di azzerare completamente il voltaggio della cella, ad un determinato valore di tensione (circa 0.8V), viene invertita la polarità con cui quest'ultima è connessa all'ingresso. In questo modo la cella viene di fatto ricaricata iniettando all'interno di essa la stessa quantità di corrente, che scorre però nel senso opposto al precedente. Questa ultima fase di "ricarica inversa" dura per qualche minuto fino a che non si verificano nella struttura della cella dei processi elettrochimici che portano alla formazione di dendriti di rame in grado di cortocircuitare in modo naturale i contatti interni della cella. Lo scambio della polarità viene effettuato tramite un ponte H realizzato con 4 Mosfet controllati alternativamente, mentre l'intero funzionamento del sistema è implementato tramite un DC-DC bidirezionale, che opera sia in modalità Boost (durante la scarica) che in modalità Buck (durante la "ricarica inversa"). Lo schema a blocchi di questo nuovo circuito è riportato in Figura 9.1. In Figura 9.2 viene invece rappresentato il grafico che mostra gli andamenti ideali della tensione, della corrente e della temperatura della cella, previsti dopo il completamento definitivo del nuovo convertitore, dall'inizio della scarica fino al cortocircuito naturale finale.




Figura 9.1: Schema a blocchi della nuova review della scheda

Capitolo 9 Conclusioni




Figura 9.2: Variazione dei parametri della cella durante le fasi di scarica e di "ricarica inversa" che si prevede di ottenere con il nuovo convertitore

# Bibliografia

- [1] N. Mohan, T.M. Undeland, W.P. Robbins, and F.C. Dezza. *Elettronica di potenza. Convertitori e applicazioni*. Ingegneria elettronica. Hoepli, 2005.
- [2] A. Lidow, M. De Rooij, J. Strydom, D. Reusch, and J. Glaser. *GaN Transistors for Efficient Power Conversion*. John Wiley & Sons, Incorporated, 2019.
- [3] Brigitte Hauke. Application note - basic calculation of a boost converter's power stage. *Texas Instruments*, 2022. <https://www.ti.com/lit/an/slva372d/slva372d.pdf?ts=1719237749933>.
- [4] A. Minni. Come funziona un flip flop (elettronica digitale), 2024. <https://www.andreaminini.org/elettronica/circuiti-logici/flip-flop>.
- [5] P. Spirito. *Elettronica digitale*. Collana di istruzione scientifica. McGraw-Hill Companies, 1998.
- [6] Elettronica semplice. Amplificatore operazionale differenziale - elettronica semplice, 2018. <https://elettronicasemplice.weebly.com/amplificatore-operazionale-differenziale.html>.
- [7] G. Fionda. Comparatori, 2018. <https://www.itimonaco.it/documpdfvari/fiondapdf/Teoria/comparatori.pdf>.
- [8] M. Gräber. Pid tuning guide, 2018. <https://tlk-energy.de/blog-en/practical-pid-tuning-guide>.
- [9] SRP2313CC-1R5M. Bourns Inc. *Shielded Power Inductors*, 2023. Datasheet: <https://www.bourns.com/docs/Product-Datasheets/SRP2313CC.pdf>.
- [10] EPC2088. Efficient Power Conversion Corporation. *Enhancement Mode Power Transistor*, 2024. Datasheet: [https://epc-co.com/epc/Portals/0/epc/documents/datasheets/EPC2088\\_datasheet.pdf](https://epc-co.com/epc/Portals/0/epc/documents/datasheets/EPC2088_datasheet.pdf).

## Bibliografia

- [11] SS3H9. Vishay General Semiconductor. *High Voltage Surface-Mount Schottky Rectifier*, 2024. Datasheet: <https://www.vishay.com/docs/88752/ss3h9.pdf>.
- [12] LTC6226. Analog Devices. *Low Distortion Rail-to-Rail Output Op Amps*, 2020. Datasheet: <https://www.analog.com/media/en/technical-documentation/data-sheets/ltc6226-6227.pdf>.
- [13] LT1719. Linear Technology Corporation. *4.5ns Single/Dual Supply 3V/5V Comparator with Rail-to-Rail Output*, 2000. Datasheet: <https://www.analog.com/media/en/technical-documentation/data-sheets/1719fa.pdf>.
- [14] SN74AHC1G00. Texas Instruments. *Single 2-Input Positive-NAND Gate*, 2024. Datasheet: <https://www.ti.com/lit/ds/symlink/sn74ahc1g00.pdf>.
- [15] SN74AHC1G08. Texas Instruments. *Single 2-Input Positive-AND Gate*, 2024. Datasheet: <https://www.ti.com/lit/ds/symlink/sn74ahc1g08.pdf>.
- [16] LMG1205. Texas Instruments. *Half Bridge GaN Driver with Integrated Bootstrap Diode*, 2023. Datasheet: <https://www.ti.com/lit/ds/symlink/lmg1205.pdf>.
- [17] S. Santonico. *Calcolare la resistenza termica di un dissipatore*, 2019. <https://www.smarthomeanddomotica.altervista.org/calcolo-dissipatori.html>.
- [18] TG-A1780. T-Global Technology. *Ultra Soft Thermal Pad*, 2023. Datasheet: [https://www.tglobaltechnology.com/wp-content/uploads/2023/08/TG-A1780\\_UK.pdf](https://www.tglobaltechnology.com/wp-content/uploads/2023/08/TG-A1780_UK.pdf).
- [19] 567-45AB. Wakefield Thermal. *Standard Heat Sink Solutions DC/DC Converters*, 2024. Datasheet: [https://www.mouser.it/datasheet/2/433/Wakefield\\_Thermal\\_DC\\_to\\_DC\\_Converter\\_Heat\\_Sink\\_Dat-3050218.pdf](https://www.mouser.it/datasheet/2/433/Wakefield_Thermal_DC_to_DC_Converter_Heat_Sink_Dat-3050218.pdf).